返回页首

产品详细信息

参数

Function Single-ended Additive RMS jitter (Typ) (fs) 70 Output frequency (Max) (MHz) 250 Number of outputs 6 Output supply voltage (V) 2.5, 3.3 Core supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Features 1:6 fanout, Output enable control Operating temperature range (C) -40 to 85 Rating Catalog Output type LVCMOS Input type LVCMOS open-in-new 查找其它 时钟缓冲器

封装|引脚|尺寸

TSSOP (PW) 14 32 mm² 5 x 6.4 open-in-new 查找其它 时钟缓冲器

特性

  • High-Performance 1:2, 1:3, 1:4, 1:6, 1:8, 1:10, 1:12 LVCMOS Clock Buffer Family
  • Very Low Pin-to-Pin Skew < 50 ps
  • Very Low Additive Jitter < 100 fs
  • Supply Voltage: 3.3 V or 2.5 V
  • fmax = 250 MHz for 3.3 V
    fmax = 180 MHz for 2.5 V
  • Operating Temperature Range: –40°C to 85°C
  • Available in 8-, 14-, 16-, 20-, 24-Pin TSSOP Package (All Pin-Compatible)
open-in-new 查找其它 时钟缓冲器

描述

The CDCLVC11xx is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments.

The entire family is designed with a modular approach in mind. It is intended to round up TI’s series of LVCMOS clock generators.

Seven different fan-out variations, 1:2 to 1:12, are available. All of the devices are pin-compatible to each other for easy handling.

All family members share the same high performing characteristics such as low additive jitter, low skew, and wide operating temperature range.

The CDCLVC11xx supports an asynchronous output enable control (1G) which switches the outputs into a low state when 1G is low.

The CDCLVC11xx family operates in a 2.5-V and
3.3-V environment and are characterized for operation from –40°C to 85°C.

open-in-new 查找其它 时钟缓冲器
下载
您可能感兴趣的类似产品
open-in-new 产品比较
功能与比较器件相同且具有相同引脚。
LMK1C1106 正在供货 6 通道输出 LVCMOS 1.8V 缓冲器 6-channel output LVCMOS 1.8-V buffer with increased performance and added features such as synchronous output enable
功能与比较器件相似。
CDCVF2310 正在供货 适用于通用应用且支持高达 105°C 温度的高性能 1:10 时钟缓冲器 1:10 LVCMOS Buffer up to 200MHz
LMK00105 正在供货 具有通用输入和 5 路输出的超低抖动 LVCMOS 扇出缓冲器/电平转换器 Ultra low additive jitter,1:5 LVCMOS Buffers/Level translator

技术文档

star = TI 精选相关文档
未找到结果。请清除搜索,并重试。
查看所有 2
类型 标题 下载最新的英文版本 日期
* 数据表 CDCLVC11xx 3.3-V and 2.5-V LVCMOS High-Performance Clock Buffer Family 数据表 (Rev. B) 2017年 2月 24日
应用手册 How to supply 1.8V signals to 3.3V CDCLVC11xx 2010年 11月 30日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
CDCLVC1112 评估模块
CDCLVC1112EVM
document-generic 用户指南
149
说明
CDCLVC1112 是一款高性能、低附加相位噪声 VCMOS 时钟缓冲器。它有 1 个 LVCMOS 输入和 12 个 LVCMOS 输出。它还有启动引脚。此评估模块 (EVM) 旨在演示 CDCLVC1112 的电性能。然而,那些对 CDCLVC1106、CDCLVC1108 或 CDCLVC1110 的性能评估感兴趣的客户也可以使用此 EVM。为达到最佳性能,该评估板配备有 50Ω SMA 连接器和受控良好的 50Ω 阻抗微带传输线。
特性
  • 易于使用的评估板可扇出低相位噪声 LVCMOS 时钟信号
  • 简单的器件设置
  • 可通过跳线和 SMA 启动可配置引脚
  • 3.3V 宽电源电压
评估板 下载
document-generic 用户指南
999
说明

该板支持:TAS2555YZEVMTAS2557EVMTAS2559EVM。

智能放大器扬声器特性评估板与支持的 TI 智能放大器和 PurePath 控制台软件一起使用时,可让用户测量扬声器与 TI 智能放大器产品结合使用时的偏移、温度及其他参数。整个解决方案通过一套易于使用和循序渐进的流程来指导您完成整个扬声器特性评估过程。一旦特性评估完成,扬声器参数随后将自动载入到 PurePath 控制台中,以便开始进行精细调优以实现最佳音质及扬声器保护。

特性
  • 轻松快速进行扬声器的评估
  • 快速连接到 TI 智能放大器 EVM
  • 包含用于测量 SPL 的麦克风
  • 通过激光输入进行扬声器偏移测量

设计工具和仿真

仿真模型 下载
SLLM088B.ZIP (263 KB) - IBIS Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化,且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计,包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析
设计工具 下载
时钟树架构编程软件
CLOCK-TREE-ARCHITECT 时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
特性
  • 接受客户特定的设计要求,如输入频率、输出频率、时钟格式和时钟计数
  • 在生成时钟树时考虑各种高级规范,如本底噪声和相位确定性要求
  • 提供清晰且直观的方框图
  • 评估每个产品和系统的关键性能指标(面积、价格、抖动和功率)
  • 生成设计报告(带有指向数据表、培训材料和软件工具的快速链接),以供将来参考

参考设计

参考设计 下载
采用多个 ADC 且适用于同步相干 DAQ 的灵活接口 (PRU-ICSS) 参考设计
TIDA-01555 — 此参考设计展示了一种接口实现方案,此方案通过 Sitara Arm 处理器连接多个高压双极输入、8 通道、多路复用输入 SAR ADC(6 个),从而使用可编程实时单元 (PRU-ICSS) 扩展输入通道的数量。通过对 ADC 进行配置,可在所有 ADC 之间同时采样相同的通道。此设计突出了 PRU-ICSS 能够应对 1536ksps(每个样本 = 16 位)的数据速率(在每个线路周期采样 640 个样本)。对于 50Hz 周期,这就相当于同时在 6 个 ADC 之间每通道为 32ksps(640 个样本/周期*50Hz*6 ADC*8 通道 = 1536ksps)。此外,还使用第二个 PRU 来后处理数据,从而实现相干采样。
document-generic 原理图
参考设计 下载
适用于超声前端的低电压低噪声电源参考设计
TIDA-01466 — 该参考设计是一款经过优化的电源,专门用于为超声波成像系统的八个 16 通道接收 AFE IC 供电。该设计使用单芯片直流/直流转换器 + LDO 组合稳压器将每个 LDO 输入设置为恰好高于压降电压,同时充分利用 LDO PSRR,从而减少部件数,同时最大限度地提高效率。此外,超低噪声 LDO 有助于实现可能的最高模数转换分辨率,从而实现更高的图像质量。该设计能够使开关频率与主时钟频率和系统时钟频率同步,从而帮助系统设计人员应用简单的滤波技术来消除接地回路上的电源开关噪声或使用扩频时钟来降低 EMI。此外,该设计实现了电子保险丝器件,从而提供一种简单灵活的过流保护方法。
document-generic 原理图

CAD/CAE 符号

封装 引脚 下载
TSSOP (PW) 14 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频