产品详细信息

Features Fixed frequency Output frequency (MHz) 312.5 Output type HCSL, LVDS, LVPECL Stability (ppm) 50 Supply voltage (V) 3.3 Jitter (ps) 0.1 Operating temperature range (C) -40 to 85
Features Fixed frequency Output frequency (MHz) 312.5 Output type HCSL, LVDS, LVPECL Stability (ppm) 50 Supply voltage (V) 3.3 Jitter (ps) 0.1 Operating temperature range (C) -40 to 85
QFM (SIA) 8
  • 超低噪声、高性能
    • 抖动:fOUT > 100MHz 时的典型值为 90fs (RMS)
    • 高电源抑制比 (PSRR):-70dBc,出色的电源抗扰度
  • 灵活的输出频率和格式;用户可选择
    • 频率:62.5MHz、100MHz、106.25MHz、125MHz、156.25MHz、212.5MHz、312.5MHz
    • 格式:低电压正射极耦合逻辑 (LVPECL)、低压差分信令 (LVDS) 或高速收发器逻辑 (HSTL)
  • 总频率容差:±50ppm
  • 内部存储器存储了多个启动配置,可通过引脚控制进行选择
  • 3.3V 工作电压
  • 工业温度范围(-40ºC 至 +85ºC)
  • 7mm x 5mm 8 引脚封装

应用

  • 晶体振荡器、表面声波 (SAW) 振荡器或芯片振荡器的高性能替换产品
  • 开关、路由器、网卡、基带装置 (BBU)、服务器、存储/SAN
  • 测试和测量
  • 医疗成像
  • 现场可编程门阵列 (FPGA),处理器连接

  • 超低噪声、高性能
    • 抖动:fOUT > 100MHz 时的典型值为 90fs (RMS)
    • 高电源抑制比 (PSRR):-70dBc,出色的电源抗扰度
  • 灵活的输出频率和格式;用户可选择
    • 频率:62.5MHz、100MHz、106.25MHz、125MHz、156.25MHz、212.5MHz、312.5MHz
    • 格式:低电压正射极耦合逻辑 (LVPECL)、低压差分信令 (LVDS) 或高速收发器逻辑 (HSTL)
  • 总频率容差:±50ppm
  • 内部存储器存储了多个启动配置,可通过引脚控制进行选择
  • 3.3V 工作电压
  • 工业温度范围(-40ºC 至 +85ºC)
  • 7mm x 5mm 8 引脚封装

应用

  • 晶体振荡器、表面声波 (SAW) 振荡器或芯片振荡器的高性能替换产品
  • 开关、路由器、网卡、基带装置 (BBU)、服务器、存储/SAN
  • 测试和测量
  • 医疗成像
  • 现场可编程门阵列 (FPGA),处理器连接

LMK61PD0A2 是一款超低抖动的 PLLatinumTM 引脚可选振荡器。该振荡器可生成通用基准时钟。 该器件在出厂前进行了预编程,可支持七种不同基准时钟频率。相应频率可通过将每个 FS[1:0] 配置为 VDD、GND 或 NC(无连接)进行选择。 输出格式可通过将操作系统 (OS) 的引脚配置为 VDD、GND 或 NC 进行选择,三种配置方式分别对应格式 LVPECL、LVDS 以及 HCSL。 内部电源调节功能提供出色的电源纹波抑制 (PSRR),降低了供电网络的成本和复杂性。 该器件由单个 3.3V ± 5% 电源供电。

LMK61PD0A2 是一款超低抖动的 PLLatinumTM 引脚可选振荡器。该振荡器可生成通用基准时钟。 该器件在出厂前进行了预编程,可支持七种不同基准时钟频率。相应频率可通过将每个 FS[1:0] 配置为 VDD、GND 或 NC(无连接)进行选择。 输出格式可通过将操作系统 (OS) 的引脚配置为 VDD、GND 或 NC 进行选择,三种配置方式分别对应格式 LVPECL、LVDS 以及 HCSL。 内部电源调节功能提供出色的电源纹波抑制 (PSRR),降低了供电网络的成本和复杂性。 该器件由单个 3.3V ± 5% 电源供电。

下载

技术文档

star = 有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 3
类型 项目标题 下载最新的英语版本 日期
* 数据表 LMK61PD0A2 超低抖动引脚可选振荡器 数据表 (Rev. A) 下载英文版本 (Rev.A) 27 Dec 2015
技术文章 How to select an optimal clocking solution for your FPGA-based design 09 Dec 2015
EVM 用户指南 LMK61PDEVM User's Guide (Rev. A) 20 Nov 2015

设计和开发

如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。

评估板

LMK61PDEVM — LMK61PDEVM 超低抖动引脚可选振荡器 EVM

LMK61PDEVM 评估模块提供了一个完整平台,用于评估具有 7 个独特参考时钟频率和可配置输出格式的德州仪器 (TI) LMK61PD 超低抖动引脚可选差动振荡器的 100fs RMS 抖动性能和可配置性。

LMK61PDEVM 可以用作抖动关键型应用的高性能时钟源,且可以轻松配置为用户选择的任何预定义频率和输出格式。可通过板载可配置跳线进行器件配置,从而允许用户在七个独特输出频率中选择一个频率并选择输出格式边缘发射 SMA 端口可用于访问 LMK61PD 的差分时钟输出,从而使用市售同轴电缆、适配器或平衡-非平衡变压器(未附带)连接到测试设备或参考板。

TI.com 無法提供
模拟工具

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
封装 引脚数 下载
QFM (SIA) 8 了解详情

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持与培训

视频