主页 时钟和计时 时钟网络同步器
主页
时钟和计时
时钟网络同步器

LMK05318

正在供货

采用 BAW 技术的超低抖动、单通道网络同步器时钟

立即订购
数据表

LMK05318

正在供货
数据表 立即订购

产品详情

Function Clock network synchronizer Number of outputs 8 Output type CML, HCSL, LVCMOS, LVDS, LVPECL RMS jitter (fs) 50 Features I2C, Integrated EEPROM, Pin programmable, SPI Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 800 Input type LVCMOS, LVDS, LVPECL, XTAL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -40 to 85 Number of input channels 2
Function Clock network synchronizer Number of outputs 8 Output type CML, HCSL, LVCMOS, LVDS, LVPECL RMS jitter (fs) 50 Features I2C, Integrated EEPROM, Pin programmable, SPI Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 800 Input type LVCMOS, LVDS, LVPECL, XTAL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -40 to 85 Number of input channels 2
VQFN (RGZ) 48 49 mm² 7 x 7
  • 基于 BAW VCO 的超低抖动以太网时钟
    • 使用 4MHz 一阶高通滤波器 (HPF) 时在 312.5MHz 下的典型 RMS 抖动为 32fs
    • 使用 4MHz 一阶 HPF 时在 156.25MHz 下的典型 RMS 抖动为 44fs
    • 在 312.5MHz 下典型 RMS 抖动为 50fs，最大 RMS 抖动为 80fs
    • 在 156.25MHz 下典型 RMS 抖动为 60fs，最大 RMS 抖动为 90fs
  • 将一个高性能数字锁相环 (DPLL) 与两个模拟锁相环 (APLL) 配对：
    • 1mHz 至 4kHz 可编程 DPLL 环路带宽
    • 进行每步小于 1ppt 的 DCO 频率调整，以完成 IEEE 1588 PTP 时钟控制
  • 两个差分或单端 DPLL 输入
    • 2MHz 至 800MHz 输入频率
    • 数字保持和无中断切换
  • 八个采用可编程 AC-LVPECL、AC-CML、AC-LVDS、HSCL 和 1.8V LVCMOS 输出格式的差分输出。
    • 2MHz 至 800MHz 输入频率
    • 符合 PCIe 第 1 代到第 6 代标准
  • I2C 三线制 SPI 或四线制 SPI
  • 3.3V 核心电源和 1.8V、2.5V 或 3.3V 输出电源
  • 工作温度范围：-40°C 至 +85°C
  • 基于 BAW VCO 的超低抖动以太网时钟
    • 使用 4MHz 一阶高通滤波器 (HPF) 时在 312.5MHz 下的典型 RMS 抖动为 32fs
    • 使用 4MHz 一阶 HPF 时在 156.25MHz 下的典型 RMS 抖动为 44fs
    • 在 312.5MHz 下典型 RMS 抖动为 50fs，最大 RMS 抖动为 80fs
    • 在 156.25MHz 下典型 RMS 抖动为 60fs，最大 RMS 抖动为 90fs
  • 将一个高性能数字锁相环 (DPLL) 与两个模拟锁相环 (APLL) 配对：
    • 1mHz 至 4kHz 可编程 DPLL 环路带宽
    • 进行每步小于 1ppt 的 DCO 频率调整，以完成 IEEE 1588 PTP 时钟控制
  • 两个差分或单端 DPLL 输入
    • 2MHz 至 800MHz 输入频率
    • 数字保持和无中断切换
  • 八个采用可编程 AC-LVPECL、AC-CML、AC-LVDS、HSCL 和 1.8V LVCMOS 输出格式的差分输出。
    • 2MHz 至 800MHz 输入频率
    • 符合 PCIe 第 1 代到第 6 代标准
  • I2C 三线制 SPI 或四线制 SPI
  • 3.3V 核心电源和 1.8V、2.5V 或 3.3V 输出电源
  • 工作温度范围：-40°C 至 +85°C

LMK05318 是一款高性能网络同步器和抖动清除器，旨在满足基于以太网的网络应用的严格要求。

该器件集成了一个 DPLL 和两个 APLL，可通过可编程环路带宽 (LBW) 提供无中断切换和抖动衰减功能，LBW 具有一个外部环路滤波电容器，可充分提升灵活性和易用性。

APLL1 具有超高性能 PLL，在 VCO1 中采用 TI 专有体声波 (BAW) 技术，可在 312.5MHz 频率下生成具有 50fs（典型值）的 RMS 抖动（12kHz 至 20MHz）的输出时钟，而不受 DPLL 基准输入的频率和抖动特性的影响。APLL2 采用传统的 LC VCO，可提供用于第二频率域和/或同步域的选项。

集成的 EEPROM 可用于在启动时定义系统配置。内部 LDO 稳压器可提供出色的电源噪声抑制 (PSNR)，从而降低了电源分配网络的成本和复杂性。

LMK05318 是一款高性能网络同步器和抖动清除器，旨在满足基于以太网的网络应用的严格要求。

该器件集成了一个 DPLL 和两个 APLL，可通过可编程环路带宽 (LBW) 提供无中断切换和抖动衰减功能，LBW 具有一个外部环路滤波电容器，可充分提升灵活性和易用性。

APLL1 具有超高性能 PLL，在 VCO1 中采用 TI 专有体声波 (BAW) 技术，可在 312.5MHz 频率下生成具有 50fs（典型值）的 RMS 抖动（12kHz 至 20MHz）的输出时钟，而不受 DPLL 基准输入的频率和抖动特性的影响。APLL2 采用传统的 LC VCO，可提供用于第二频率域和/或同步域的选项。

集成的 EEPROM 可用于在启动时定义系统配置。内部 LDO 稳压器可提供出色的电源噪声抑制 (PSNR)，从而降低了电源分配网络的成本和复杂性。
filter 查找其他 时钟网络同步器
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能优于所比较器件的普遍直接替代产品
LMK05318B 正在供货 采用 BAW 技术的超低抖动、单通道网络同步器时钟 This is a product revision with enhanced performance, pin compatibility and software compatibility

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 11
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 LMK05318 是一款集成了 1 个 DPLL 和 2 个 APLL，支持 2 路输入和 8 路输出 的网络同步器，采用 BAW VCO 技术，适用于 基于以太网的网络 应用 数据表 (Rev. B) PDF | HTML 英语版 (Rev.B) PDF | HTML 2025年 12月 23日
应用手册 差分及单端信号的端接指南 PDF | HTML 英语版 PDF | HTML 2025年 12月 19日
技术文章 Solving synchronization challenges in Industrial Ethernet PDF | HTML 2019年 7月 19日
用户指南 LMK05318 Registers (Rev. A) 2019年 7月 8日
技术文章 TI BAW resonator innovation puts time on your side PDF | HTML 2019年 3月 5日
技术文章 Are you ready for BAW? PDF | HTML 2019年 2月 27日
应用手册 ITU-T G.8262 compliance test results for the LMK05318 (Rev. A) 2019年 2月 22日
应用手册 Supported synchronization modes for TI network synchronizers (Rev. A) 2019年 2月 22日
应用手册 Understanding clocking needs for high-speed 56G PAM-4 serial links (Rev. A) 2019年 2月 22日
白皮书 TI BAW technology enables ultra-low jitter clocks for high-speed networks 2019年 2月 17日
应用手册 How to use the LMK05318 as a jitter cleaner 2019年 1月 16日

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

支持软件

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

支持的产品和硬件

支持的产品和硬件
下载选项
仿真模型

LMK05318 IBIS Model

SNAM226.ZIP (137 KB) - IBIS Model
下载
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
立即设计
设计工具

PLLATINUMSIM-SW — PLLatinum Sim Tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的产品和硬件

支持的产品和硬件
下载选项
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RGZ) 48 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频