主页 时钟和计时 时钟抖动清除器
主页
时钟和计时
时钟抖动清除器

LMK04228

正在供货

具有双环 PLL 的超低噪声时钟抖动消除器

立即订购
数据表

LMK04228

正在供货
数据表 立即订购

产品详情

Number of input channels 3 Number of outputs 15 RMS jitter (fs) 156 Features JESD204B Output frequency (min) (MHz) 0.315 Output frequency (max) (MHz) 1250 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Operating temperature range (°C) -40 to 85
Number of input channels 3 Number of outputs 15 RMS jitter (fs) 156 Features JESD204B Output frequency (min) (MHz) 0.315 Output frequency (max) (MHz) 1250 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Operating temperature range (°C) -40 to 85
WQFN (NKD) 64 81 mm² 9 x 9
  • JEDEC JESD204B 支持
  • 超低 RMS 抖动
    • 156fs RMS 抖动（12kHz 至 20MHz）
    • 245fs RMS 抖动（100Hz 至 20MHz）
    • 245.76MHz 时具有 –162.5dBc/Hz 本底噪声
  • PLL2 提供多达 14 个差动器件时钟
    • 多达 7 个 SYSREF 时钟
    • 最高时钟输出频率：1.25GHz
    • PLL2 提供 LVPECL、LVDS 可编程输出
  • PLL1 提供缓冲的 VCXO 或晶体输出
    • LVPECL、LVDS、2xLVCMOS 可编程输出
  • 双环路 PLLatinum™锁相环 (PLL) 架构
  • PLL1
    • 多达 3 个冗余输入时钟
      • 自动和手动切换模式
      • 无中断切换和 LOS
    • 集成低噪声晶体振荡器电路
    • 输入时钟丢失时采用保持模式
  • PLL2
    • 标准 [1Hz] PLL 本底噪声为 -224dBc/Hz
    • 相位检测器频率高达 155MHz
    • OSCin 倍频器
    • 两个集成低噪声 VCO
  • 50% 占空比输出分配，1 至 32
    （偶数和奇数）
  • 精密数字延迟
  • 25ps 步长模拟延迟
  • 多模式：双 PLL 或单 PLL
  • 工业温度范围：–40°C 至 85°C
  • 3.15V 至 3.45V 工作电压
  • 封装：64 引脚 WQFN (9.0 × 9.0 × 0.8mm)
  • JEDEC JESD204B 支持
  • 超低 RMS 抖动
    • 156fs RMS 抖动（12kHz 至 20MHz）
    • 245fs RMS 抖动（100Hz 至 20MHz）
    • 245.76MHz 时具有 –162.5dBc/Hz 本底噪声
  • PLL2 提供多达 14 个差动器件时钟
    • 多达 7 个 SYSREF 时钟
    • 最高时钟输出频率：1.25GHz
    • PLL2 提供 LVPECL、LVDS 可编程输出
  • PLL1 提供缓冲的 VCXO 或晶体输出
    • LVPECL、LVDS、2xLVCMOS 可编程输出
  • 双环路 PLLatinum™锁相环 (PLL) 架构
  • PLL1
    • 多达 3 个冗余输入时钟
      • 自动和手动切换模式
      • 无中断切换和 LOS
    • 集成低噪声晶体振荡器电路
    • 输入时钟丢失时采用保持模式
  • PLL2
    • 标准 [1Hz] PLL 本底噪声为 -224dBc/Hz
    • 相位检测器频率高达 155MHz
    • OSCin 倍频器
    • 两个集成低噪声 VCO
  • 50% 占空比输出分配，1 至 32
    （偶数和奇数）
  • 精密数字延迟
  • 25ps 步长模拟延迟
  • 多模式：双 PLL 或单 PLL
  • 工业温度范围：–40°C 至 85°C
  • 3.15V 至 3.45V 工作电压
  • 封装：64 引脚 WQFN (9.0 × 9.0 × 0.8mm)

LMK04228 器件是支持 JEDEC JESD204B 且在业界具有高性能的时钟调节器。

PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B 转换器或其他逻辑器件（使用器件和 SYSREF 时钟）。SYSREF 可以通过直流和交流耦合提供。不只是 JESD204B 应用，14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出。

LMK04228 既具有出色的性能， 又具有 多种特性，如功率和性能均衡调节、双 VCO、保持模式和可根据输出调节的模拟和数字延迟，是提供灵活的高性能时钟树的理想器件。

LMK04228 器件是支持 JEDEC JESD204B 且在业界具有高性能的时钟调节器。

PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B 转换器或其他逻辑器件（使用器件和 SYSREF 时钟）。SYSREF 可以通过直流和交流耦合提供。不只是 JESD204B 应用，14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出。

LMK04228 既具有出色的性能， 又具有 多种特性，如功率和性能均衡调节、双 VCO、保持模式和可根据输出调节的模拟和数字延迟，是提供灵活的高性能时钟树的理想器件。
filter 查找其他 时钟抖动清除器
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 1
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 具有双环路 PLL 的 LMK04228 超低噪声且符合 JESD204B 标准的时钟抖动清除器 数据表 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2019年 10月 9日

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

软件编程工具

CODELOADER — CodeLoader Device Register Programming v4.19.0

The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.

Which software do I use?

Product

(...)

支持的产品和硬件

支持的产品和硬件
下载
支持软件

CLOCKDESIGNTOOL — Clock Design Tool Software

The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)

支持的产品和硬件

支持的产品和硬件
下载
支持软件

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

支持的产品和硬件

支持的产品和硬件
下载选项
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
立即设计
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
封装 引脚 CAD 符号、封装和 3D 模型
WQFN (NKD) 64 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频