产品详细信息

Function Dual-loop PLL Number of outputs 15 RMS jitter (fs) 156 Output frequency (Min) (MHz) 0.315 Output frequency (Max) (MHz) 1250 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Supply voltage (Min) (V) 3.15 Supply voltage (Max) (V) 3.45 Features JESD204B Operating temperature range (C) -40 to 85
Function Dual-loop PLL Number of outputs 15 RMS jitter (fs) 156 Output frequency (Min) (MHz) 0.315 Output frequency (Max) (MHz) 1250 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Supply voltage (Min) (V) 3.15 Supply voltage (Max) (V) 3.45 Features JESD204B Operating temperature range (C) -40 to 85
WQFN (NKD) 64 81 mm² 9 x 9
  • JEDEC JESD204B 支持
  • 超低 RMS 抖动
    • 156fs RMS 抖动(12kHz 至 20MHz)
    • 245fs RMS 抖动(100Hz 至 20MHz)
    • 245.76MHz 时具有 –162.5dBc/Hz 本底噪声
  • PLL2 提供多达 14 个差动器件时钟
    • 多达 7 个 SYSREF 时钟
    • 最高时钟输出频率:1.25GHz
    • PLL2 提供 LVPECL、LVDS 可编程输出
  • PLL1 提供缓冲的 VCXO 或晶体输出
    • LVPECL、LVDS、2xLVCMOS 可编程输出
  • 双环路 PLLatinum™锁相环 (PLL) 架构
  • PLL1
    • 多达 3 个冗余输入时钟
      • 自动和手动切换模式
      • 无中断切换和 LOS
    • 集成低噪声晶体振荡器电路
    • 输入时钟丢失时采用保持模式
  • PLL2
    • 标准 [1Hz] PLL 本底噪声为 -224dBc/Hz
    • 相位检测器频率高达 155MHz
    • OSCin 倍频器
    • 两个集成低噪声 VCO
  • 50% 占空比输出分配,1 至 32
    (偶数和奇数)
  • 精密数字延迟
  • 25ps 步长模拟延迟
  • 多模式:双 PLL 或单 PLL
  • 工业温度范围:–40°C 至 85°C
  • 3.15V 至 3.45V 工作电压
  • 封装:64 引脚 WQFN (9.0 × 9.0 × 0.8mm)
  • JEDEC JESD204B 支持
  • 超低 RMS 抖动
    • 156fs RMS 抖动(12kHz 至 20MHz)
    • 245fs RMS 抖动(100Hz 至 20MHz)
    • 245.76MHz 时具有 –162.5dBc/Hz 本底噪声
  • PLL2 提供多达 14 个差动器件时钟
    • 多达 7 个 SYSREF 时钟
    • 最高时钟输出频率:1.25GHz
    • PLL2 提供 LVPECL、LVDS 可编程输出
  • PLL1 提供缓冲的 VCXO 或晶体输出
    • LVPECL、LVDS、2xLVCMOS 可编程输出
  • 双环路 PLLatinum™锁相环 (PLL) 架构
  • PLL1
    • 多达 3 个冗余输入时钟
      • 自动和手动切换模式
      • 无中断切换和 LOS
    • 集成低噪声晶体振荡器电路
    • 输入时钟丢失时采用保持模式
  • PLL2
    • 标准 [1Hz] PLL 本底噪声为 -224dBc/Hz
    • 相位检测器频率高达 155MHz
    • OSCin 倍频器
    • 两个集成低噪声 VCO
  • 50% 占空比输出分配,1 至 32
    (偶数和奇数)
  • 精密数字延迟
  • 25ps 步长模拟延迟
  • 多模式:双 PLL 或单 PLL
  • 工业温度范围:–40°C 至 85°C
  • 3.15V 至 3.45V 工作电压
  • 封装:64 引脚 WQFN (9.0 × 9.0 × 0.8mm)

LMK04228 器件是支持 JEDEC JESD204B 且在业界具有高性能的时钟调节器。

PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B 转换器或其他逻辑器件(使用器件和 SYSREF 时钟)。SYSREF 可以通过直流和交流耦合提供。不只是 JESD204B 应用,14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出。

LMK04228 既具有出色的性能, 又具有 多种特性,如功率和性能均衡调节、双 VCO、保持模式和可根据输出调节的模拟和数字延迟,是提供灵活的高性能时钟树的理想器件。

LMK04228 器件是支持 JEDEC JESD204B 且在业界具有高性能的时钟调节器。

PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B 转换器或其他逻辑器件(使用器件和 SYSREF 时钟)。SYSREF 可以通过直流和交流耦合提供。不只是 JESD204B 应用,14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出。

LMK04228 既具有出色的性能, 又具有 多种特性,如功率和性能均衡调节、双 VCO、保持模式和可根据输出调节的模拟和数字延迟,是提供灵活的高性能时钟树的理想器件。

下载

技术文档

star = 有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 1
类型 项目标题 下载最新的英语版本 日期
* 数据表 具有双环路 PLL 的 LMK04228 超低噪声且符合 JESD204B 标准的时钟抖动清除器 数据表 (Rev. A) PDF | HTML 下载英文版本 (Rev.A) PDF | HTML 09 Oct 2019

设计和开发

如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。

应用软件和框架

CLOCKDESIGNTOOL — 时钟设计工具 - 环路滤波器和器件配置 + 仿真

The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)
应用软件和框架

TICSPRO-SW — 德州仪器 (TI) 时钟和合成器 (TICS) 专业软件

德州仪器 (TI) 时钟和合成器 (TICS) 专业软件用于对具有以下前缀的产品编号的评估模块 (EVM) 进行编程:CDC、LMK 和 LMX。这些产品包括锁相环和电压控制振荡器 (PLL+VCO)、合成器和时钟器件。
IDE、配置、编译器或调试器

CODELOADER — CodeLoader 器件寄存器编程

The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.


Which software do I use?

Product

(...)

模拟工具

PSPICE-FOR-TI 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
设计工具

CLOCK-TREE-ARCHITECT 时钟树架构编程软件

时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
封装 引脚数 下载
WQFN (NKD) 64 了解详情

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持与培训

视频