产品详情

Number of outputs 8 Additive RMS jitter (typ) (fs) 50 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 20 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LVDS Input type HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL
Number of outputs 8 Additive RMS jitter (typ) (fs) 50 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 20 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LVDS Input type HCSL, LP-HCSL, LVCMOS, LVDS, LVPECL
VQFN (RHD) 28 25 mm² 5 x 5
  • 具有 2 路输入和 4 路输出 (2:4) 或 8 路输出 (2:8) 的高性能 LVDS 时钟缓冲器系列。
  • 输出频率最高可达 2GHz。
  • 电源电压:1.71V 至 3.465V
  • 低附加抖动:156.25MHz 时小于 12kHz 至 20MHz 范围内的 60fs RMS 最大值
    • 超低相位本底噪声:–164dBc/Hz(典型值)

  • 超低传播延迟:最大值小于 575ps

  • 输出偏斜:20ps(最大值)

  • 通用输入接受 LVDS、LVPECL、LVCMOS、LP-HCSL、HCSL 和 CML 输入
  • LVDS 基准电压 (VAC_REF) 适用于容性耦合输入
  • 工业温度范围:-40°C 至 105°C
  • 可用封装:
    • LMK1D1204:3mm × 3mm,16 引脚 VQFN 封装 (RGT)

    • LMK1D1208:5mm × 5mm,28 引脚 VQFN (RHD)

  • 具有 2 路输入和 4 路输出 (2:4) 或 8 路输出 (2:8) 的高性能 LVDS 时钟缓冲器系列。
  • 输出频率最高可达 2GHz。
  • 电源电压:1.71V 至 3.465V
  • 低附加抖动:156.25MHz 时小于 12kHz 至 20MHz 范围内的 60fs RMS 最大值
    • 超低相位本底噪声:–164dBc/Hz(典型值)

  • 超低传播延迟:最大值小于 575ps

  • 输出偏斜:20ps(最大值)

  • 通用输入接受 LVDS、LVPECL、LVCMOS、LP-HCSL、HCSL 和 CML 输入
  • LVDS 基准电压 (VAC_REF) 适用于容性耦合输入
  • 工业温度范围:-40°C 至 105°C
  • 可用封装:
    • LMK1D1204:3mm × 3mm,16 引脚 VQFN 封装 (RGT)

    • LMK1D1208:5mm × 5mm,28 引脚 VQFN (RHD)

LMK1D120x 时钟缓冲器能够以超低的时钟分配偏斜,将两个可选时钟输入(IN0 和 IN1)之一分配给 4 或 8 对差分 LVDS 时钟输出(OUT0 至 OUT7)。LMK1D12xx 系列可接受两个时钟源传入一个输入多路复用器。输入可以为 LVDS、LVPECL、LP-HCSL、HCSL、CML 或 LVCMOS。

LMK1D12xx 专为驱动 50Ω 传输线路而设计。在以单端模式驱动输入的情况下,必须将图 8-6 中所示的适当偏置电压施加到未使用的负输入引脚。

IN_SEL 引脚用于选择要发送到输出的输入。如果该引脚保持开路,该引脚会禁用输出(逻辑低电平)。该器件支持失效防护功能。该器件还整合了输入迟滞,可防止在没有输入信号的情况下输出随机振荡。

该器件可在 1.8V 或 2.5V 或 3.3V 电源环境下工作,额定温度范围是 –40°C 至 105°C(环境温度)。下表中显示了 LMK1D12xx 封装类型:

LMK1D120x 时钟缓冲器能够以超低的时钟分配偏斜,将两个可选时钟输入(IN0 和 IN1)之一分配给 4 或 8 对差分 LVDS 时钟输出(OUT0 至 OUT7)。LMK1D12xx 系列可接受两个时钟源传入一个输入多路复用器。输入可以为 LVDS、LVPECL、LP-HCSL、HCSL、CML 或 LVCMOS。

LMK1D12xx 专为驱动 50Ω 传输线路而设计。在以单端模式驱动输入的情况下,必须将图 8-6 中所示的适当偏置电压施加到未使用的负输入引脚。

IN_SEL 引脚用于选择要发送到输出的输入。如果该引脚保持开路,该引脚会禁用输出(逻辑低电平)。该器件支持失效防护功能。该器件还整合了输入迟滞,可防止在没有输入信号的情况下输出随机振荡。

该器件可在 1.8V 或 2.5V 或 3.3V 电源环境下工作,额定温度范围是 –40°C 至 105°C(环境温度)。下表中显示了 LMK1D12xx 封装类型:

下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同,但引脚排列有所不同
LMK1D1204 正在供货 4 通道输出 LVDS 1.8V 缓冲器 4 outputs vs. 8 outputs

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 3
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 LMK1D120x 低附加抖动 LVDS 缓冲器 数据表 (Rev. C) PDF | HTML 最新英语版本 (Rev.B) PDF | HTML 2026年 3月 9日
应用手册 使用时钟缓冲器进行正弦波-方波转换 PDF | HTML 英语版 PDF | HTML 2024年 9月 4日
证书 LMK1D1208EVM EU Declaration of Conformity (DoC) 2021年 8月 10日

设计与开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

LMK1D1208EVM — LMK1D1208 低抖动 2:8 LVDS 扇出缓冲器评估模块

LMK1D1208 是一款高性能、低附加抖动 LVDS 时钟缓冲器,具有两个差分输入和八个 LVDS 输出。该评估模块 (EVM) 旨在演示 LMK1D1208 的电气性能。还可用于评估 LMK1Dxxxx 系列中的其他 28 引脚器件。为了实现最佳性能,LMK1D1208EVM 配备了 50Ω SMA 连接器和阻抗控制 50Ω 微带传输线路。
用户指南: PDF | HTML
英语版: PDF | HTML
TI.com 上无现货
仿真模型

LMK1DX IBIS Model (Rev. B)

SNAM251B.ZIP (67 KB) - IBIS Model
设计工具

PLLATINUMSIM-SW PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的产品和硬件

支持的产品和硬件

下载选项
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RHD) 28 Ultra Librarian

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频