主页 时钟和计时 时钟缓冲器
主页
时钟和计时
时钟缓冲器

CDCDB2000

正在供货

符合 DB2000QL 标准、适用于第 1 代到第 7 代 PCIe® 的 20 输出时钟缓冲器

立即订购
数据表

CDCDB2000

正在供货
数据表 立即订购

产品详情

Number of outputs 20 Additive RMS jitter (typ) (fs) 80 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LP-HCSL Input type LP-HCSL
Number of outputs 20 Additive RMS jitter (typ) (fs) 80 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LP-HCSL Input type LP-HCSL
TLGA (NPP) 80 36 mm² 6 x 6
  • 具有集成 85Ω 输出终端的 20 LP-HCSL 输出
  • 8 种硬件输出使能 (OE#) 控制
  • 使用 DB2000QL 滤波器之后的附加相位抖动： < 0.08ps rms
  • 支持 PCIe 第 6 代和第 7 代常见时钟 (CC) 频率和单独基准 (IR) 架构
    • 与展频技术兼容
  • 周期间抖动：< 50ps
  • 输出到输出偏斜：< 50ps
  • 输入到输出延迟：< 3ns
  • 3.3V 内核和 IO 电源电压
  • 硬件控制的低功耗模式 (PD#)
  • 用于在 PD# 模式下进行输出控制的边带接口 (SBI)
  • 9 个可选 SMBus 地址
  • 功耗：< 600mW
  • 6mm × 6mm，80 引脚 TLGA/GQFN 封装
  • 具有集成 85Ω 输出终端的 20 LP-HCSL 输出
  • 8 种硬件输出使能 (OE#) 控制
  • 使用 DB2000QL 滤波器之后的附加相位抖动： < 0.08ps rms
  • 支持 PCIe 第 6 代和第 7 代常见时钟 (CC) 频率和单独基准 (IR) 架构
    • 与展频技术兼容
  • 周期间抖动：< 50ps
  • 输出到输出偏斜：< 50ps
  • 输入到输出延迟：< 3ns
  • 3.3V 内核和 IO 电源电压
  • 硬件控制的低功耗模式 (PD#)
  • 用于在 PD# 模式下进行输出控制的边带接口 (SBI)
  • 9 个可选 SMBus 地址
  • 功耗：< 600mW
  • 6mm × 6mm，80 引脚 TLGA/GQFN 封装

CDCDB2000 是一款符合 DB2000QL 标准的 20 输出 LP-HCSL 时钟缓冲器，能够为 PCIe 第 1 代到第 7 代、QuickPath Interconnect (QPI)、UPI、SAS 和 SATA 接口分配参考时钟。使用 SMBus、SBI 和 8 输出使能引脚，可以单独配置和控制所有 20 个输出。CDCDB2000 是一个 DB2000QL 衍生缓冲器，达到或超过 DB2000QL 规格中的系统参数。CDCDB2000 采用具有 80 个引线的 6mm × 6mm TLGA/GQFN 封装。

CDCDB2000 是一款符合 DB2000QL 标准的 20 输出 LP-HCSL 时钟缓冲器，能够为 PCIe 第 1 代到第 7 代、QuickPath Interconnect (QPI)、UPI、SAS 和 SATA 接口分配参考时钟。使用 SMBus、SBI 和 8 输出使能引脚，可以单独配置和控制所有 20 个输出。CDCDB2000 是一个 DB2000QL 衍生缓冲器，达到或超过 DB2000QL 规格中的系统参数。CDCDB2000 采用具有 80 个引线的 6mm × 6mm TLGA/GQFN 封装。
filter 查找其他 时钟缓冲器
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同，但引脚排列有所不同
CDCDB800 正在供货 适用于 PCIe® 第 1 代到第 7 代的 8 路输出时钟缓冲器 DB800ZL compliant with output enable/disable

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 3
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 符合 CDCDB2000 DB2000QL 标准的 20 输出时钟缓冲器，适用于 PCIe 第 1 代到第 7 代 数据表 (Rev. C) PDF | HTML 英语版 (Rev.C) PDF | HTML 2025年 10月 7日
用户指南 RC19XXX、9QXL2001X 与 LMKDB1XXX、CDCDB2000 直 接替换指南. PDF | HTML 英语版 PDF | HTML 2024年 7月 2日
用户指南 CDCDB2000 User's Guide 2019年 10月 29日

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

支持软件

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

支持的产品和硬件

支持的产品和硬件
下载选项
仿真模型

CDCDB2000 IBIS Model (Rev. A)

SNAM232A.ZIP (30 KB) - IBIS Model
下载
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
立即设计
设计工具

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的产品和硬件

支持的产品和硬件
下载选项
光绘文件

CDCDB2000 Board Files

SNAC085.ZIP (11498 KB)
下载
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
封装 引脚 CAD 符号、封装和 3D 模型
TLGA (NPP) 80 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频