主页 时钟和计时 时钟抖动清除器
主页
时钟和计时
时钟抖动清除器

LMK04832

正在供货

具有双环路且符合 JESD204B 标准的超低噪声 3.2GHz、15 路输出时钟抖动清除器

立即订购
数据表

LMK04832

正在供货
数据表 立即订购

产品详情

Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features JESD204B Output frequency (min) (MHz) 0.305 Output frequency (max) (MHz) 3250 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Operating temperature range (°C) -40 to 85
Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features JESD204B Output frequency (min) (MHz) 0.305 Output frequency (max) (MHz) 3250 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Operating temperature range (°C) -40 to 85
WQFN (NKD) 64 81 mm² 9 x 9
  • 最高时钟输出频率：3255MHz
  • 多模式：双 PLL、单 PLL 和时钟分配
  • 超低噪声，2500MHz 时：
    • 54fs RMS 抖动（12kHz 至 20MHz）
    • 64fs RMS 抖动（100Hz 至 20MHz）
    • –157.6dBc/Hz 本底噪声
  • 超低噪声，3200MHz 时：
    • 61fs RMS 抖动（12kHz 至 20MHz）
    • 67fs RMS 抖动（100Hz 至 100MHz）
    • –156.5dBc/Hz 本底噪声
  • PLL2
    • –230dBc/Hz PLL FOM
    • –128dBc/Hz PLL 1/f
    • 相位检测器速率高达 320MHz
    • 两个集成 VCO：2440 至 2580MHz
      和 2945 至 3255MHz
  • 多达 14 个差动器件时钟
    • CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可编程输出
  • 最多 1 个缓冲 VCXO/XO 输出
    • LVPECL、LVDS、2xLVCMOS 可编程输出
  • 1-1023 CLKout 分频器
  • 1-8191 SYSREF 分频器
  • SYSREF 时钟 25ps 阶跃模拟延迟
  • 器件时钟和 SYSREF 数字延迟和动态数字延迟
  • PLL1 保持模式
  • PLL1 或 PLL2 零延迟
  • 支持 105°C PCB 温度
    （在散热焊盘上测量）
  • 最高时钟输出频率：3255MHz
  • 多模式：双 PLL、单 PLL 和时钟分配
  • 超低噪声，2500MHz 时：
    • 54fs RMS 抖动（12kHz 至 20MHz）
    • 64fs RMS 抖动（100Hz 至 20MHz）
    • –157.6dBc/Hz 本底噪声
  • 超低噪声，3200MHz 时：
    • 61fs RMS 抖动（12kHz 至 20MHz）
    • 67fs RMS 抖动（100Hz 至 100MHz）
    • –156.5dBc/Hz 本底噪声
  • PLL2
    • –230dBc/Hz PLL FOM
    • –128dBc/Hz PLL 1/f
    • 相位检测器速率高达 320MHz
    • 两个集成 VCO：2440 至 2580MHz
      和 2945 至 3255MHz
  • 多达 14 个差动器件时钟
    • CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可编程输出
  • 最多 1 个缓冲 VCXO/XO 输出
    • LVPECL、LVDS、2xLVCMOS 可编程输出
  • 1-1023 CLKout 分频器
  • 1-8191 SYSREF 分频器
  • SYSREF 时钟 25ps 阶跃模拟延迟
  • 器件时钟和 SYSREF 数字延迟和动态数字延迟
  • PLL1 保持模式
  • PLL1 或 PLL2 零延迟
  • 支持 105°C PCB 温度
    （在散热焊盘上测量）

LMK04832 是一款具有超高性能的时钟调节器，不但支持 JEDEC JESD204B，而且与 LMK0482x 器件系列引脚兼容。

PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B 转换器或其他逻辑器件（使用器件和 SYSREF 时钟）。SYSREF 可以通过直流和交流耦合提供。不只是 JESD204B 应用，14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出。

LMK04832 可以配置在双 PLL、单 PLL 或时钟分配模式下工作（使用或不使用 SYSREF 生成或时钟恢复）。PLL2 可以使用内部或外部 VCO 工作。

LMK04832 既具有出色的性能， 又具有 多种特性，如功率和性能均衡调节、双 VCO、动态数字延迟和保持模式，是提供灵活的高性能时钟树的理想器件。

LMK04832 是一款具有超高性能的时钟调节器，不但支持 JEDEC JESD204B，而且与 LMK0482x 器件系列引脚兼容。

PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B 转换器或其他逻辑器件（使用器件和 SYSREF 时钟）。SYSREF 可以通过直流和交流耦合提供。不只是 JESD204B 应用，14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出。

LMK04832 可以配置在双 PLL、单 PLL 或时钟分配模式下工作（使用或不使用 SYSREF 生成或时钟恢复）。PLL2 可以使用内部或外部 VCO 工作。

LMK04832 既具有出色的性能， 又具有 多种特性，如功率和性能均衡调节、双 VCO、动态数字延迟和保持模式，是提供灵活的高性能时钟树的理想器件。
filter 查找其他 时钟抖动清除器
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同，且具有相同引脚
LMK04821 正在供货 支持 JESD204B 的超低抖动合成器和抖动消除器 Jitter synthesizer with lower VCO frequencies
LMK04826 正在供货 具有集成式 1840 至 1970MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器 Jitter cleaner with lower VCO frequencies
LMK04828 正在供货 具有集成式 2370 至 2630MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器 Jitter cleaner with lower VCO frequencies
功能与比较器件相似
LMK04368-EP 正在供货 增强型产品超低噪声 3.2GHz JESD204C 抖动清除器 Extreme temperature option
LMK04832-SEP 正在供货 耐辐射且符合 JESD204C 标准的 30krad 超低噪声 3.2GHz、15 路输出时钟抖动清除器 3.2-GHz jitter cleaner with JESD204C support, 30-krad TID, and 43-MeV-cm2/mg for space missions
LMX1204 正在供货 支持 JESD204B/C SYSREF 和相位同步的 12.8GHz 射频缓冲器、乘法器和分频器 Up to 12.8-GHz clock buffer, multiplier and divider and five-channel JESD support

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 10
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 带双环路 PLL 且符合 JESD204B 标准的 LMK04832 超低噪声时钟抖动清除器 数据表 (Rev. C) PDF | HTML 英语版 (Rev.C) PDF | HTML 2018年 10月 18日
应用手册 能为下一个高速转换器设计带来优势的实用时钟注意事项 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2025年 4月 29日
应用手册 医学超声系统时钟 (Rev. A) 英语版 (Rev.A) PDF | HTML 2021年 12月 16日
技术文章 Clock tree fundamentals: finding the right clocking devices for your design PDF | HTML 2021年 3月 24日
证书 LMK04832EVM-CVAL EU Declaration of Conformity (DoC) 2020年 5月 29日
应用手册 Multi-Clock Synchronization 2019年 12月 30日
技术文章 Step-by-step considerations for designing wide-bandwidth multichannel systems PDF | HTML 2019年 6月 4日
模拟设计期刊 2015 年第 2 季度模拟应用期刊 英语版 2015年 6月 18日
模拟设计期刊 JESD204B 多器件同步：分解要求 英语版 2015年 6月 18日
模拟设计期刊 何时选择JESD204B接口？ 英语版 2014年 2月 28日

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

ADC12DJ3200EVMCVAL — ADC12DJ3200QML-SP 评估模块

ADC12DJ3200 评估模块 (EVM) 用于评估 ADC12DJ3200QML-SP 高速模数转换器 (ADC)。该 EVM 装配了 ADC12DJ3200QML-SP，后者是一款具有 JESD204B 接口的航天级 12 位双通道 4GSPS 或单通道 8GSPS ADC。
用户指南: PDF
TI.com 上无现货
评估板

LMK04832EVM — LMK04832 JESD204B 时钟抖动清除器/时钟发生器/分配评估模块

LMK04832 评估模块 (EVM) 支持使用测试设备或其他评估板对 LMK04832 进行评估，从而验证用于特定应用的块或系统要求。

LMK04832EVM 预装了用于双环路运行的 122.88MHz VCXO。如果需要不同的 VCXO 频率或需要用于性能评估的特定 VCXO，则可以替换 VCXO。 

该 EVM 可重新配置为单环路运行或时钟分频器/延迟/扇出配置。LMK04832 是一款多功能器件，而 LMK04832EVM 可用于对多种配置下的 LMK04832 进行评估。

用户指南: PDF
TI.com 上无现货
支持软件

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

支持的产品和硬件

支持的产品和硬件
下载选项
仿真模型

LMK04832 IBIS Model

SNAM221.ZIP (192 KB) - IBIS Model
下载
CAD/CAE 符号

LMK04832EVM Altium Design Files

SNAR044.ZIP (3015 KB)
下载
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
立即设计
设计工具

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的产品和硬件

支持的产品和硬件
下载选项
光绘文件

LMK04832EVM Gerber Files

SNAC092.ZIP (1288 KB)
下载
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
参考设计

TIDA-01027 — 可最大限度提升 12.8GSPS 数据采集系统性能的低噪声电源参考设计

此参考设计展示了用于能超过 12.8GSPS 的超高速数据采集 (DAQ) 系统的高效率、低噪声五轨电源设计。该电源直流/直流转换器进行了频率同步和相移，从而最大限度降低输入电流纹波并控制频率内容。使用高性能的 HotRod­™ 封装技术可将任何潜在的辐射电磁干扰 (EMI) 降至最低。
设计指南: PDF
原理图: PDF
参考设计

TIDA-010230 — 适用于雷达和 EW 应用的多通道射频收发器、低噪声时钟参考设计

在现代雷达和电子战 (EW) 系统中，有源电子扫描阵列 (AESA) 天线系统通常与高速多通道射频收发器一起使用。这些系统需要噪声极低的时钟，以便进行精确的通道间偏移调整，实现出色的系统性能，如信噪比 (SNR)、无杂散动态范围 (SFDR)、IMD3 和有效位数 (ENOB)。该参考设计展示了基于 LMX2820 和 LMK04832 且符合 JESD204B 标准的低噪声时钟，可让多个 AFE7950 在高达 X 带的频率范围内运行，并以小于 10ps 的时间实现器件同步，同时在 9GSPS、3GSPS DAC 或 ADC 时钟下提高系统性能。
设计指南: PDF
参考设计

TIDA-010132 — 适用于雷达应用的多通道射频收发器参考设计

这款 8 通道模拟前端 (AFE) 参考设计使用了两个 AFE7444 4 通道射频收发器和基于 LMK04828-LMX2594 的时钟子系统，该子系统可支持将设计扩展至 16 通道或更多通道。每条 AFE 通道都包含一个 14 位 9GSPS DAC 和一个 3GSPS ADC，同步偏移低于 10ps，并且在 2.6GHz 下的动态范围大于 75dB。
设计指南: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
WQFN (NKD) 64 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频