主页 时钟和计时 时钟抖动清除器和同步器
主页
时钟和计时
时钟抖动清除器和同步器

LMK04832

正在供货

具有双环路且符合 JESD204B 标准的超低噪声时钟抖动消除器

立即订购
数据表
具有双环路且符合 JESD204B 标准的超低噪声时钟抖动消除器

LMK04832

正在供货
数据表 立即订购

产品详细信息

Function Dual-loop PLL Number of outputs 15 RMS jitter (fs) 54 Output frequency (Min) (MHz) 0.305 Output frequency (Max) (MHz) 3250 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Supply voltage (Min) (V) 3.15 Supply voltage (Max) (V) 3.45 Features JESD204B Operating temperature range (C) -40 to 85
Function Dual-loop PLL Number of outputs 15 RMS jitter (fs) 54 Output frequency (Min) (MHz) 0.305 Output frequency (Max) (MHz) 3250 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Supply voltage (Min) (V) 3.15 Supply voltage (Max) (V) 3.45 Features JESD204B Operating temperature range (C) -40 to 85
open-in-new 查找其它 时钟抖动清除器和同步器
WQFN (NKD) 64 81 mm² 9 x 9
open-in-new 查找其它 时钟抖动清除器和同步器
  • 最高时钟输出频率：3255MHz
  • 多模式：双 PLL、单 PLL 和时钟分配
  • 超低噪声，2500MHz 时：
    • 54fs RMS 抖动（12kHz 至 20MHz）
    • 64fs RMS 抖动（100Hz 至 20MHz）
    • –157.6dBc/Hz 本底噪声
  • 超低噪声，3200MHz 时：
    • 61fs RMS 抖动（12kHz 至 20MHz）
    • 67fs RMS 抖动（100Hz 至 100MHz）
    • –156.5dBc/Hz 本底噪声
  • PLL2
    • –230dBc/Hz PLL FOM
    • –128dBc/Hz PLL 1/f
    • 相位检测器速率高达 320MHz
    • 两个集成 VCO：2440 至 2580MHz
      和 2945 至 3255MHz
  • 多达 14 个差动器件时钟
    • CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可编程输出
  • 最多 1 个缓冲 VCXO/XO 输出
    • LVPECL、LVDS、2xLVCMOS 可编程输出
  • 1-1023 CLKout 分频器
  • 1-8191 SYSREF 分频器
  • SYSREF 时钟 25ps 阶跃模拟延迟
  • 器件时钟和 SYSREF 数字延迟和动态数字延迟
  • PLL1 保持模式
  • PLL1 或 PLL2 零延迟
  • 支持 105°C PCB 温度
    （在散热焊盘上测量）
  • 最高时钟输出频率：3255MHz
  • 多模式：双 PLL、单 PLL 和时钟分配
  • 超低噪声，2500MHz 时：
    • 54fs RMS 抖动（12kHz 至 20MHz）
    • 64fs RMS 抖动（100Hz 至 20MHz）
    • –157.6dBc/Hz 本底噪声
  • 超低噪声，3200MHz 时：
    • 61fs RMS 抖动（12kHz 至 20MHz）
    • 67fs RMS 抖动（100Hz 至 100MHz）
    • –156.5dBc/Hz 本底噪声
  • PLL2
    • –230dBc/Hz PLL FOM
    • –128dBc/Hz PLL 1/f
    • 相位检测器速率高达 320MHz
    • 两个集成 VCO：2440 至 2580MHz
      和 2945 至 3255MHz
  • 多达 14 个差动器件时钟
    • CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可编程输出
  • 最多 1 个缓冲 VCXO/XO 输出
    • LVPECL、LVDS、2xLVCMOS 可编程输出
  • 1-1023 CLKout 分频器
  • 1-8191 SYSREF 分频器
  • SYSREF 时钟 25ps 阶跃模拟延迟
  • 器件时钟和 SYSREF 数字延迟和动态数字延迟
  • PLL1 保持模式
  • PLL1 或 PLL2 零延迟
  • 支持 105°C PCB 温度
    （在散热焊盘上测量）
open-in-new 查找其它 时钟抖动清除器和同步器

LMK04832 是一款具有超高性能的时钟调节器，不但支持 JEDEC JESD204B，而且与 LMK0482x 器件系列引脚兼容。

PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B 转换器或其他逻辑器件（使用器件和 SYSREF 时钟）。SYSREF 可以通过直流和交流耦合提供。不只是 JESD204B 应用，14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出。

LMK04832 可以配置在双 PLL、单 PLL 或时钟分配模式下工作（使用或不使用 SYSREF 生成或时钟恢复）。PLL2 可以使用内部或外部 VCO 工作。

LMK04832 既具有出色的性能， 又具有 多种特性，如功率和性能均衡调节、双 VCO、动态数字延迟和保持模式，是提供灵活的高性能时钟树的理想器件。

LMK04832 是一款具有超高性能的时钟调节器，不但支持 JEDEC JESD204B，而且与 LMK0482x 器件系列引脚兼容。

PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B 转换器或其他逻辑器件（使用器件和 SYSREF 时钟）。SYSREF 可以通过直流和交流耦合提供。不只是 JESD204B 应用，14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出。

LMK04832 可以配置在双 PLL、单 PLL 或时钟分配模式下工作（使用或不使用 SYSREF 生成或时钟恢复）。PLL2 可以使用内部或外部 VCO 工作。

LMK04832 既具有出色的性能， 又具有 多种特性，如功率和性能均衡调节、双 VCO、动态数字延迟和保持模式，是提供灵活的高性能时钟树的理想器件。

open-in-new 查找其它 时钟抖动清除器和同步器
下载

您可能感兴趣的类似产品

open-in-new 产品比较
功能与比较器件相同且具有相同引脚。
LMK04821 正在供货 支持 JESD204B 的超低抖动合成器和抖动消除器 Jitter synthesizer with lower VCO frequencies
LMK04826 正在供货 具有集成式 1840 至 1970MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器 Jitter cleaner with lower VCO frequencies
LMK04828 正在供货 具有集成式 2370 至 2630MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器 Jitter cleaner with lower VCO frequencies
功能与比较器件相似。
新 LMX1204 预发布 支持 JESD204B/C SYSREF 和相位同步的 12.8GHz 射频缓冲器、乘法器和分频器 Performance clock buffer, multiplier, and divider distribution device

技术文档

star = TI 精选相关文档
未找到结果。请清除搜索，并重试。
显示全部 10 项
类型 标题 下载最新的英文版本 日期
* 数据表 带双环路 PLL 且符合 JESD204B 标准的 LMK04832 超低噪声时钟抖动清除器 数据表 (Rev. C) 下载英文版本 (Rev.C) 2018年 10月 18日
技术文章 Clock tree fundamentals: finding the right clocking devices for your design 2021年 3月 24日
应用手册 适用于医学超声系统的时钟 (Rev. A) 2020年 9月 30日
证书 LMK04832EVM-CVAL EU Declaration of Conformity (DoC) 2020年 5月 29日
应用手册 Synchronization of Multiple LMK0482x Devices 2019年 12月 30日
技术文章 Step-by-step considerations for designing wide-bandwidth multichannel systems 2019年 6月 4日
用户指南 LMK04832 User's Guide (Rev. A) 2017年 12月 21日
模拟设计期刊 2015 年第 2 季度模拟应用期刊 下载英文版本 2015年 6月 18日
模拟设计期刊 JESD204B 多器件同步：分解要求 下载英文版本 2015年 6月 18日
模拟设计期刊 何时选择JESD204B接口？ 下载英文版本 2014年 2月 28日

设计与开发

有关其他条款或所需资源，请点击下面的任何链接来查看详情页面。

评估板

ADC12DJ3200EVMCVAL — ADC12DJ3200QML-SP 12 位双通道 3.2GSPS 或单通道 6.4GSPS 射频采样 ADC 航天级评估模块

ADC12DJ3200EVMCVAL 是用于评估 ADC12DJ3200QML-SP 器件的评估模块 (EVM)。ADC12DJ3200QML-SP 是一款航空用低功耗、12 位、双路 3.2GSPS/单路 6.4GSPS 射频采样模数转换器 (ADC)，具有缓冲模拟输入、集成式数字下变频器和 JESD204B 接口。集成的数字下变频器具有可编程 NCO 和抽取设置（包括非抽取 12 位和 8 位 ADC 输出）。该 EVM 具有变压器耦合模拟输入，可适应广泛的信号源和频率。板载 LMX2582 时钟合成器和 LMK04832 JESD204B 时钟生成器可以配置为提供超低抖动 ADC (...)

document-pdfAcrobat 用户指南
现货
数量限制: 5
评估板

LMK04832EVM — LMK04832 JESD204B 时钟抖动清除器/时钟发生器/分配评估模块

LMK04832EVM 允许使用测试设备或其他评估板对 LMK04832 进行评估，从而验证用于特定应用的块或系统要求。LMK04832 EVM 已预先装配了一个用于双环操作的 122.88MHz VCXO。如果需要不同的 VCXO 频率或者需要适用于性能评估的特定 VCXO，则可以替换 VCXO。该 EVM 可重设为单环操作或时钟分频器/延迟/扇出配置。LMK04832 是一款功能多样的器件，而且 LMK04832EVM 允许在多种配置下对 LMK04832 进行评估。
document-pdfAcrobat 用户指南
现货
数量限制: 2
应用软件和框架

PLLATINUMSIM-SW — 德州仪器 (TI) PLLatinum 仿真工具

利用 PLLatinum Simulator Tool，可进行德州仪器 (TI) LMX 系列的 PLL 和合成器详细设计和仿真。
下载
应用软件和框架

TICSPRO-SW — 德州仪器 (TI) 时钟和合成器 (TICS) Pro 软件

TICS 专业版软件用于对 CDC、LMK 和 LMX 的 EVM 进行编程。这些器件包含 PLL+VCO、合成器和时钟器件。
下载
仿真模型

LMK04832 IBIS Model

SNAM221.ZIP (192 KB) - IBIS Model
下载
仿真工具

PSPICE-FOR-TI — PSPICE® for TI design and simulation tool

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
立即开始设计
参考设计

TIDA-010132 — 适用于雷达和电子战应用的多通道射频收发器参考设计

该参考设计展示了一款 8 通道模拟前端 (AFE)，它使用了两个 AFE7444 4 通道射频收发器和基于 LMK04828-LMX2594 的时钟子系统，该子系统可支持将设计扩展至 16 通道或更多通道。每个 AFE 通道都包含 14 位 9GSPS DAC 和 3GSPS ADC，该 ADC 可在 2.6GHz 下同步至低于 10ps 偏移并且动态范围大于 75dB。
document-pdfAcrobat 原理图
参考设计

TIDA-01027 — 可最大限度提升 12.8GSPS 数据采集系统性能的低噪声电源参考设计

此参考设计显示了适用于能超过 12.8GSPS 的极高速 DAQ 系统的高效率、低噪声 5 轨电源设计。该电源的直流/直流转换器进行了频率同步和相移，从而使输入电流纹波最小并控制频率成分。此外，它还使用高性能 HotRodTM 封装技术将任何潜在的辐射电磁干扰 (EMI) 降到了最低。
document-pdfAcrobat 原理图
封装 引脚 下载
WQFN (NKD) 64 了解详情

订购与质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

视频