主页 时钟和计时 时钟抖动清除器
主页
时钟和计时
时钟抖动清除器

LMK04832-SEP

正在供货

耐辐射且符合 JESD204C 标准的 30krad 超低噪声 3.2GHz、15 路输出时钟抖动清除器

立即订购
数据表

LMK04832-SEP

正在供货
数据表 立即订购

产品详情

Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI Output frequency (max) (MHz) 3255 Output type CML, HSDS, LVCMOS, LVDS, LVPECL Input type HCSL, LVCMOS, LVCMOS (REF_CLK), LVDS, LVPECL, LVPECL (VCXO_CLK) Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -55 to 125
Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI Output frequency (max) (MHz) 3255 Output type CML, HSDS, LVCMOS, LVDS, LVPECL Input type HCSL, LVCMOS, LVCMOS (REF_CLK), LVDS, LVPECL, LVPECL (VCXO_CLK) Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -55 to 125
HTQFP (PAP) 64 144 mm² 12 x 12
  • VID#：V62/22612
    • 电离辐射总剂量 30krad（无 ELDRS）
    • SEL 抗扰度 > 43MeV × cm2/mg
    • SEFI 抗扰度 > 43MeV × cm2/mg
  • 环境温度范围：-55°C 至 125°C
  • 最高时钟输出频率：3255MHz
  • 多模式：双 PLL、单 PLL 和时钟分配
  • 6GHz 外部 VCO 或分配输入
  • 超低噪声（2500MHz 时）：
    • 54fs RMS 抖动（12kHz 至 20MHz）
    • 64fs RMS 抖动（100Hz 至 20MHz）
    • –157.6dBc/Hz 本底噪声
  • 超低噪声（3200MHz 时）：
    • 61fs RMS 抖动（12kHz 至 20MHz）
    • 67fs RMS 抖动（100Hz 至 100MHz）
    • –156.5dBc/Hz 本底噪声
  • PLL2
    • –230dBc/Hz PLL FOM
    • –128dBc/Hz PLL 1/f
    • 相位检测器频率高达 320MHz
    • 两个集成 VCO：2440MHz 至 2600MHz 和 2945MHz 至 3255MHz
  • 多达 14 个差分器件时钟
    • CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可编程输出
  • 最多 1 个缓冲 VCXO/XO 输出
    • LVPECL、LVDS、2xLVCMOS 可编程输出
  • 1-1023 CLKOUT 分频器
  • 1-8191 SYSREF 分频器
  • SYSREF 时钟 25ps 阶跃模拟延迟
  • 器件时钟和 SYSREF 数字延迟和动态数字延迟
  • PLL1 保持模式
  • PLL1 或 PLL2 0 延迟
  • 高可靠性
    • 受控基线
    • 一个组装/测试场所
    • 一个制造场所
    • 延长的产品生命周期
    • 延长的产品变更通知
    • 产品可追溯性
  • VID#：V62/22612
    • 电离辐射总剂量 30krad（无 ELDRS）
    • SEL 抗扰度 > 43MeV × cm2/mg
    • SEFI 抗扰度 > 43MeV × cm2/mg
  • 环境温度范围：-55°C 至 125°C
  • 最高时钟输出频率：3255MHz
  • 多模式：双 PLL、单 PLL 和时钟分配
  • 6GHz 外部 VCO 或分配输入
  • 超低噪声（2500MHz 时）：
    • 54fs RMS 抖动（12kHz 至 20MHz）
    • 64fs RMS 抖动（100Hz 至 20MHz）
    • –157.6dBc/Hz 本底噪声
  • 超低噪声（3200MHz 时）：
    • 61fs RMS 抖动（12kHz 至 20MHz）
    • 67fs RMS 抖动（100Hz 至 100MHz）
    • –156.5dBc/Hz 本底噪声
  • PLL2
    • –230dBc/Hz PLL FOM
    • –128dBc/Hz PLL 1/f
    • 相位检测器频率高达 320MHz
    • 两个集成 VCO：2440MHz 至 2600MHz 和 2945MHz 至 3255MHz
  • 多达 14 个差分器件时钟
    • CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可编程输出
  • 最多 1 个缓冲 VCXO/XO 输出
    • LVPECL、LVDS、2xLVCMOS 可编程输出
  • 1-1023 CLKOUT 分频器
  • 1-8191 SYSREF 分频器
  • SYSREF 时钟 25ps 阶跃模拟延迟
  • 器件时钟和 SYSREF 数字延迟和动态数字延迟
  • PLL1 保持模式
  • PLL1 或 PLL2 0 延迟
  • 高可靠性
    • 受控基线
    • 一个组装/测试场所
    • 一个制造场所
    • 延长的产品生命周期
    • 延长的产品变更通知
    • 产品可追溯性

LMK04832-SEP 是一款适用于航天应用、支持 JEDEC JESD204B/C 的高性能时钟调节器。

PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B/C 转换器或其他逻辑器件（使用器件和 SYSREF 时钟）。SYSREF 可以通过直流和交流耦合提供。14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出（不限于 JESD204B/C 应用）。

无论有无 SYSREF 生成或重新计时，该器件都可以配置为在双 PLL、单 PLL 或时钟分配模式下运行。PLL2 可以使用内部或外部 VCO 工作。

高性能与多种特性（如功耗和性能权衡调节、双 VCO、动态数字延迟和保持）相结合，可提供灵活的高性能时钟树。

LMK04832-SEP 是一款适用于航天应用、支持 JEDEC JESD204B/C 的高性能时钟调节器。

PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B/C 转换器或其他逻辑器件（使用器件和 SYSREF 时钟）。SYSREF 可以通过直流和交流耦合提供。14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出（不限于 JESD204B/C 应用）。

无论有无 SYSREF 生成或重新计时，该器件都可以配置为在双 PLL、单 PLL 或时钟分配模式下运行。PLL2 可以使用内部或外部 VCO 工作。

高性能与多种特性（如功耗和性能权衡调节、双 VCO、动态数字延迟和保持）相结合，可提供灵活的高性能时钟树。
filter 查找其他 时钟抖动清除器
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相似
LMK04832-SP 正在供货 耐辐射加固保障 (RHA)、超低噪声、3.2GHz、15 路输出时钟抖动清除器 3.2-GHz jitter cleaner with JESD204C support, 100-krad TID, and 120-MeV-cm2/mg for GEO missions

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 8
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 LMK04832-SEP 符合 JESD204B/C 标准的航天级、超低噪声、双环路时钟抖动清除器 数据表 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2022年 12月 6日
* 辐射与可靠性报告 LMK04832-SEP TID RLAT Report 2022年 11月 19日
* 辐射与可靠性报告 LMK04832-SEP Process Flow and Reliability Report PDF | HTML 2022年 11月 18日
* 辐射与可靠性报告 LMK04832-SEP Single-Event Effects Report PDF | HTML 2022年 11月 18日
应用手册 能为下一个高速转换器设计带来优势的实用时钟注意事项 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2025年 4月 29日
应用手册 Multi-Clock Synchronization 2019年 12月 30日
模拟设计期刊 JESD204B 多器件同步：分解要求 英语版 2015年 6月 18日
模拟设计期刊 何时选择JESD204B接口？ 英语版 2014年 2月 28日

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

LMK04832SEPEVM — 适用于 LMK04832-SEP 超低噪声 3.2GHz、15 路输出时钟抖动清除器的评估模块

LMK04832-SEP 评估模块 (EVM) 是一个用于评估 LMK04832-SEP 性能和特性的平台。LMK04832-SEP 是一款符合 JESD204B/C 标准的航天级、超低噪声、双环路时钟抖动清除器。

每个 EVM 上的 LMK04832-SEP 器件均为工程模型，仅适用于工程评估。该器件和 EVM 不适合
鉴定、量产、辐射测试或飞行用途。

用户指南: PDF | HTML
TI.com 上无现货
评估板

ALPHA-3P-ADM-VA601-SPACE-AMD — 采用 AMD Versal Core XQRVC1902 ACAP 和 TI 抗辐射产品的 Alpha Data ADM-VA601 套件

具有 6U VPX 外形，突出了 AMD-Xilinx® Versal AI Core XQRVC1902 自适应 SoC/FPGA。ADM-VA600 采用模块化板设计，带有一个 FMC+ 连接器、DDR4 DRAM 和系统监控功能。大多数元件是耐辐射电源管理、接口、时钟和嵌入式处理 (-SEP) 器件。

来源：Alpha Data Parallel Systems Ltd.
访问合作伙伴网站
支持软件

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

支持的产品和硬件

支持的产品和硬件
下载选项
仿真模型

LMK04832-SEP IBIS Model

SNAM259.ZIP (168 KB) - IBIS Model
下载
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
立即设计
设计工具

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的产品和硬件

支持的产品和硬件
下载选项
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
参考设计

TIDA-010260 — 4T5R 航天级集成收发器参考设计

4T5R 航天级集成收发器参考设计采用完整的射频采样收发器参考设计，包括时钟解决方案和电源解决方案。该设计在 VIA-57 外形内整合了所有 SEP 风格的 TI 器件和符合航天标准的无源器件。
设计指南: PDF
参考设计

TIDA-010274 — 航天级分立式射频采样收发器参考设计

该参考设计包含一个 10GSPS 双通道数模转换器和一个 5GSPS 双通道模数转换器，在射频接口上具有有源平衡-非平衡变压器，支持通过 X 频带进行传输。此设计还包含一个航天级时钟子卡和一个航天级电源解决方案子卡。
设计指南: PDF
封装 引脚 CAD 符号、封装和 3D 模型
HTQFP (PAP) 64 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频