产品详情

Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI Output frequency (max) (MHz) 3255 Output type CML, HSDS, LVCMOS, LVDS, LVPECL Input type HCSL, LVCMOS, LVCMOS (REF_CLK), LVDS, LVPECL, LVPECL (VCXO_CLK) Operating temperature range (°C) -55 to 125
Number of input channels 3 Number of outputs 15 RMS jitter (fs) 54 Features 0 Delay, Integrated VCO, JESD204B, Loss of signal detection, Manual/auto switch, Programmable Delay, SPI Output frequency (max) (MHz) 3255 Output type CML, HSDS, LVCMOS, LVDS, LVPECL Input type HCSL, LVCMOS, LVCMOS (REF_CLK), LVDS, LVPECL, LVPECL (VCXO_CLK) Operating temperature range (°C) -55 to 125
HTQFP (PAP) 64 144 mm² (12 mm × 12 mm)
  • VID#:V62/22612
    • 电离辐射总剂量 30krad(无 ELDRS)
    • SEL 抗扰度 > 43MeV × cm2/mg
    • SEFI 抗扰度 > 43MeV × cm2/mg
  • 环境温度范围:-55°C 至 125°C
  • 最高时钟输出频率:3255MHz
  • 多模式:双 PLL、单 PLL 和时钟分配
  • 6GHz 外部 VCO 或分配输入
  • 超低噪声(2500MHz 时):
    • 54fs RMS 抖动(12kHz 至 20MHz)
    • 64fs RMS 抖动(100Hz 至 20MHz)
    • –157.6dBc/Hz 本底噪声
  • 超低噪声(3200MHz 时):
    • 61fs RMS 抖动(12kHz 至 20MHz)
    • 67fs RMS 抖动(100Hz 至 100MHz)
    • –156.5dBc/Hz 本底噪声
  • PLL2
    • –230dBc/Hz PLL FOM
    • –128dBc/Hz PLL 1/f
    • 相位检测器频率高达 320MHz
    • 两个集成 VCO:2440MHz 至 2600MHz 和 2945MHz 至 3255MHz
  • 多达 14 个差分器件时钟
    • CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可编程输出
  • 最多 1 个缓冲 VCXO/XO 输出
    • LVPECL、LVDS、2xLVCMOS 可编程输出
  • 1-1023 CLKOUT 分频器
  • 1-8191 SYSREF 分频器
  • SYSREF 时钟 25ps 阶跃模拟延迟
  • 器件时钟和 SYSREF 数字延迟和动态数字延迟
  • PLL1 保持模式
  • PLL1 或 PLL2 0 延迟
  • 高可靠性
    • 受控基线
    • 一个组装/测试场所
    • 一个制造场所
    • 延长的产品生命周期
    • 延长的产品变更通知
    • 产品可追溯性
  • VID#:V62/22612
    • 电离辐射总剂量 30krad(无 ELDRS)
    • SEL 抗扰度 > 43MeV × cm2/mg
    • SEFI 抗扰度 > 43MeV × cm2/mg
  • 环境温度范围:-55°C 至 125°C
  • 最高时钟输出频率:3255MHz
  • 多模式:双 PLL、单 PLL 和时钟分配
  • 6GHz 外部 VCO 或分配输入
  • 超低噪声(2500MHz 时):
    • 54fs RMS 抖动(12kHz 至 20MHz)
    • 64fs RMS 抖动(100Hz 至 20MHz)
    • –157.6dBc/Hz 本底噪声
  • 超低噪声(3200MHz 时):
    • 61fs RMS 抖动(12kHz 至 20MHz)
    • 67fs RMS 抖动(100Hz 至 100MHz)
    • –156.5dBc/Hz 本底噪声
  • PLL2
    • –230dBc/Hz PLL FOM
    • –128dBc/Hz PLL 1/f
    • 相位检测器频率高达 320MHz
    • 两个集成 VCO:2440MHz 至 2600MHz 和 2945MHz 至 3255MHz
  • 多达 14 个差分器件时钟
    • CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可编程输出
  • 最多 1 个缓冲 VCXO/XO 输出
    • LVPECL、LVDS、2xLVCMOS 可编程输出
  • 1-1023 CLKOUT 分频器
  • 1-8191 SYSREF 分频器
  • SYSREF 时钟 25ps 阶跃模拟延迟
  • 器件时钟和 SYSREF 数字延迟和动态数字延迟
  • PLL1 保持模式
  • PLL1 或 PLL2 0 延迟
  • 高可靠性
    • 受控基线
    • 一个组装/测试场所
    • 一个制造场所
    • 延长的产品生命周期
    • 延长的产品变更通知
    • 产品可追溯性

LMK04832-SEP 是一款适用于航天应用、支持 JEDEC JESD204B/C 的高性能时钟调节器。

PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B/C 转换器或其他逻辑器件(使用器件和 SYSREF 时钟)。SYSREF 可以通过直流和交流耦合提供。14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出(不限于 JESD204B/C 应用)。

无论有无 SYSREF 生成或重新计时,该器件都可以配置为在双 PLL、单 PLL 或时钟分配模式下运行。PLL2 可以使用内部或外部 VCO 工作。

高性能与多种特性(如功耗和性能权衡调节、双 VCO、动态数字延迟和保持)相结合,可提供灵活的高性能时钟树。

LMK04832-SEP 是一款适用于航天应用、支持 JEDEC JESD204B/C 的高性能时钟调节器。

PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B/C 转换器或其他逻辑器件(使用器件和 SYSREF 时钟)。SYSREF 可以通过直流和交流耦合提供。14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出(不限于 JESD204B/C 应用)。

无论有无 SYSREF 生成或重新计时,该器件都可以配置为在双 PLL、单 PLL 或时钟分配模式下运行。PLL2 可以使用内部或外部 VCO 工作。

高性能与多种特性(如功耗和性能权衡调节、双 VCO、动态数字延迟和保持)相结合,可提供灵活的高性能时钟树。

下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相似。
LMK04832-SP 正在供货 Radiation-hardened, QML-V, ultra-low-noise, 3.2GHz, 15-output clock jitter cleaner 3.2-GHz jitter cleaner with JESD204C support, 100-krad TID, and 120-MeV-cm2/mg for GEO missions

技术文档

未找到结果。请清除搜索并重试。
查看全部 8
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 LMK04832-SEP 符合 JESD204B/C 标准的航天级、超低噪声、双环路时钟抖动清除器 数据表 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2022-12-6
* 辐射与可靠性报告 LMK04832-SEP TID RLAT Report 2022-11-19
* 辐射与可靠性报告 LMK04832-SEP Process Flow and Reliability Report PDF | HTML 2022-11-18
* 辐射与可靠性报告 LMK04832-SEP Single-Event Effects Report PDF | HTML 2022-11-18
应用手册 能为下一个高速转换器设计带来优势的实用时钟注意事项 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2025-4-29
应用手册 Multi-Clock Synchronization 2019-12-30
模拟设计期刊 JESD204B 多器件同步:分解要求 英语版 2015-6-18
模拟设计期刊 何时选择JESD204B接口? 英语版 2014-2-28

设计与开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

LMK04832SEPEVM — 适用于 LMK04832-SEP 超低噪声 3.2GHz、15 路输出时钟抖动清除器的评估模块

LMK04832-SEP 评估模块 (EVM) 是一个用于评估 LMK04832-SEP 性能和特性的平台。LMK04832-SEP 是一款符合 JESD204B/C 标准的航天级、超低噪声、双环路时钟抖动清除器。

每个 EVM 上的 LMK04832-SEP 器件均为工程模型,仅适用于工程评估。该器件和 EVM 不适合
鉴定、量产、辐射测试或飞行用途。

用户指南: PDF | HTML
支持的产品和硬件
有库存
限制:
??asset.out-of-stock-ti_zh_CN??
无货
评估板

ALPHA-3P-ADM-VA601-SPACE-AMD — 采用 AMD Versal Core XQRVC1902 ACAP 和 TI 抗辐射产品的 Alpha Data ADM-VA601 套件

具有 6U VPX 外形,突出了 AMD-Xilinx® Versal AI Core XQRVC1902 自适应 SoC/FPGA。ADM-VA600 采用模块化板设计,带有一个 FMC+ 连接器、DDR4 DRAM 和系统监控功能。大多数元件是耐辐射电源管理、接口、时钟和嵌入式处理 (-SEP) 器件。

支持的产品和硬件
支持软件

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

德州仪器 (TI) 时钟和合成器 (TICS) 专业软件用于对具有以下前缀的产品编号的评估模块 (EVM) 进行编程:CDC、LMK 和 LMX。这些产品包括锁相环和电压控制振荡器 (PLL+VCO)、合成器和时钟器件。

支持的产品和硬件
仿真模型

LMK04832-SEP IBIS Model

SNAM259.ZIP (168 KB) - IBIS 模型
支持的产品和硬件
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。

支持的产品和硬件
设计工具

PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具

PLLATINUMSIM-SW 是一款仿真工具,允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真,其中包括 LMX 系列锁相环 (PLL) 和合成器。

支持的产品和硬件
参考设计

TIDA-010260 — 4T5R 航天级集成收发器参考设计

4T5R 航天级集成收发器参考设计采用完整的射频采样收发器参考设计,包括时钟解决方案和电源解决方案。该设计在 VIA-57 外形内整合了所有 SEP 风格的 TI 器件和符合航天标准的无源器件。

支持的产品和硬件
参考设计

TIDA-010274 — 航天级分立式射频采样收发器参考设计

该参考设计包含一个 10GSPS 双通道数模转换器和一个 5GSPS 双通道模数转换器,在射频接口上具有有源平衡-非平衡变压器,支持通过 X 频带进行传输。此设计还包含一个航天级时钟子卡和一个航天级电源解决方案子卡。

支持的产品和硬件
封装 引脚 CAD 符号、封装和 3D 模型
HTQFP (PAP) 64 Ultra Librarian

订购和质量

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

所有内容均由 TI 和社区贡献者按“原样”提供,并不构成 TI 规范。请参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持。​​​​​​​​​​​​​​

视频