四个输出通道中的每个通道均有一个可配置的整数分频器。通过与输出多路复用器结合，这样可产生五种不同的频率。时钟分配分频器通过确定性方式进行复位，以便实现干净的时钟门控以及无毛刺更新功能。可通过灵活的断电选项优化器件以便在工作和待机模式中实现最低功耗。通常，四路 156.25MHz LVDS 输出在 1.8V 下消耗 150mW。100MHz HCSL 输出的 386fs 典型 RMS 抖动增强了 PCIe 应用的系统裕度。

CDCI6214 由内部寄存器进行配置，可通过与 I²C 兼容的串行接口和内部 EEPROM 来访问内部寄存器。

CDCI6214 采用小外形封装并以超低功耗通过单个基准实现高性能时钟树。工厂和用户可编程的 EEPROM 使得 CDCI6214 适合作为低功耗、易于使用、瞬时启动的时钟解决方案。

open-in-new

查找其它时钟发生器

下载

您可能感兴趣的类似产品

open-in-new

产品比较

功能和引脚相同，但与相比较的设备不等效:

新 CDCE6214

正在供货

Ultra-low power clock generator with one PLL, four differential output Pin-to-pin, PCIe-Gen-5-compliant upgrade, LP-HCSL output and fractional PLL support with lower 1ku price

与相比较的设备类似但功能不等效:

CDCM6208

正在供货

2:8 ultra-low power, low jitter clock generator Ultra-low power, 365-fs RMS (typical), clock generator device for fractional or integer divided differential outputs

技术文档

star

= TI 精选相关文档

未找到结果。请清除搜索，并重试。

查看所有 5

	类型	标题	下载最新的英文版本	日期
*	数据表	CDCI6214 超低功耗时钟发生器（具有 PCIe 支持、四路可编程输出和 EEPROM）数据表 (Rev. E)	下载英文版本 (Rev.E)	2020年 5月 28日
	用户指南	CDCI6214EVM User’s Guide (Rev. B)		2018年 10月 25日
	技术文章	How to select an optimal clocking solution for your FPGA-based design		2015年 12月 9日
	技术文章	Clocking sampled systems to minimize jitter		2014年 7月 31日
	技术文章	Timing is Everything: How to optimize clock distribution in PCIe applications		2014年 3月 28日

设计与开发

有关其他条款或所需资源，请点击下面的任何链接来查看详情页面。

硬件开发

评估板下载

CDCI6214 超低功耗时钟发生器评估模块

CDCI6214EVM

document-generic

用户指南

149

说明

连接 I2C 总线以与 CDCI6214 及其控制引脚和电源通信的接口。边缘安装 SMA 连接器支持使用 50Ω 设备进行测量，同时板载终端允许使用高阻抗探针。灵活的返工选项允许调整评估模块以符合众多应用特定的要求，从而实现快速的原型设计。

特性

超低功耗运行
高性能单相锁相环
支持在 1.8V 至 3.3V 的混合电源下工作
具有两个页面的集成 EEPROM
具有适用于单个输出使能和状态信号的通用输入和输出
输出分频器同步和数字延迟

查看详细信息

软件开发

应用软件和框架下载

德州仪器 (TI) 时钟和合成器 (TICS) Pro 软件

TICSPRO-SW — TICS 专业版软件用于对 CDC、LMK 和 LMX 的 EVM 进行编程。这些器件包含 PLL+VCO、合成器和时钟器件。

下载

特性

通过 USB2ANY 或板载 USB 接口对 EVM 进行编程。
导出编程配置以在终端应用中使用。

查看详细信息

设计工具和仿真

仿真模型下载

CDCI6214 IBIS Model (Rev. A)

SNAM219A.ZIP (349 KB) - IBIS Model

下载

查看详细信息

仿真工具下载

PSPICE® for TI design and simulation tool

PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真，从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真，以更好地展现您的系统。

除了一个完整的预加载模型库之外，您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后，可访问 TI store 购买产品。

借助 PSpice for TI，您可使用合适的工具来满足您在整个设计周期（从电路探索到设计开发和验证）的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件，开始您的设计。

入门