返回页首

产品详细信息

参数

Function Clock generator Number of outputs 4 Output frequency (Max) (MHz) 350 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Input type XTAL, LVCMOS, Differential Output type LVCMOS, LVDS, LVPECL, HCSL Operating temperature range (C) -40 to 85 Features I2C, Pin programmable, Integrated EEPROM, Serial interface Rating Catalog open-in-new 查找其它 时钟发生器

封装|引脚|尺寸

VQFN (RGE) 24 16 mm² 4 x 4 open-in-new 查找其它 时钟发生器

特性

  • 具有 4 路可编程输出的一个可配置的高性能低功耗 PLL
  • RMS 抖动性能
    • 支持不带 SSC 的第 1/2/3/4 代 PCIe
  • 典型功耗:1.8V 时为 150mW(2)
  • 通用时钟输入
    • 差分交流耦合输入或 LVCMOS 输入:1MHz 至 250MHz
    • 晶振输入:8MHz 至 50MHz
  • 灵活输出频率
    • 44.1kHz 至 350MHz
    • 无毛刺输出分频器切换
  • 四路可独立配置的输出
    • LVCMOS、LVDS 或 HCSL 输出
    • 具有可编程摆幅的差分交流耦合输出(与 LVDS、CML-、LVPECL 兼容)
  • 完全集成的 PLL、可配置的环路带宽:100kHz 至 3MHz
  • 通过单电源或混合电源供电以进行电平转换:1.8V、2.5V 和 3.3V
  • 可配置 GPIO
    • 状态信号
    • 最多 4 个独立输出使能端子
    • 输出分频器同步
  • 灵活的配置选项
    • 与 I2C 兼容的接口:最高 400kHz
    • 具有两个页面和外部选择引脚的集成 EEPROM
  • 仅支持 100Ω 系统
  • 工业温度范围:–40ºC 至 85ºC
  • 小外形封装:24 引脚 VQFN (4mm × 4mm)

All trademarks are the property of their respective owners.

open-in-new 查找其它 时钟发生器

描述

CDCI6214 器件是一款超低功耗时钟发生器。此器件在锁相环的两个独立基准输入之间进行选择,并在可配置的差分输出通道上产生多达四个不同的频率,还在 LVCMOS 输出通道上生成参考时钟。

四个输出通道中的每个通道均有一个可配置的整数分频器。通过与输出多路复用器结合,这样可产生五种不同的频率。时钟分配分频器通过确定性方式进行复位,以便实现干净的时钟门控以及无毛刺更新功能。可通过灵活的断电选项优化器件以便在工作和待机模式中实现最低功耗。通常,四路 156.25MHz LVDS 输出在 1.8V 下消耗 150mW。100MHz HCSL 输出的 386fs 典型 RMS 抖动增强了 PCIe 应用的系统裕度。

CDCI6214 由内部寄存器进行配置,可通过与 I2C 兼容的串行接口和内部 EEPROM 来访问内部寄存器。

CDCI6214 采用小外形封装并以超低功耗通过单个基准实现高性能时钟树。工厂和用户可编程的 EEPROM 使得 CDCI6214 适合作为低功耗、易于使用、瞬时启动的时钟解决方案。

open-in-new 查找其它 时钟发生器
下载
您可能感兴趣的类似产品
open-in-new 产品比较
功能和引脚相同,但与相比较的设备不等效:
CDCE6214 正在供货 Ultra-low power clock generator with one PLL, four differential output Pin-to-pin, PCIe-Gen-5-compliant upgrade, LP-HCSL output and fractional PLL support with lower 1ku price
与相比较的设备类似但功能不等效:
CDCM6208 正在供货 2:8 ultra-low power, low jitter clock generator Ultra-low power, 365-fs RMS (typical), clock generator device for fractional or integer divided differential outputs

技术文档

star = TI 精选相关文档
未找到结果。请清除搜索,并重试。
查看所有 5
类型 标题 下载最新的英文版本 日期
* 数据表 CDCI6214 超低功耗时钟发生器(具有 PCIe 支持、四路可编程输出和 EEPROM) 数据表 (Rev. E) 下载英文版本 (Rev.E) 2020年 5月 28日
用户指南 CDCI6214EVM User’s Guide (Rev. B) 2018年 10月 25日
技术文章 How to select an optimal clocking solution for your FPGA-based design 2015年 12月 9日
技术文章 Clocking sampled systems to minimize jitter 2014年 7月 31日
技术文章 Timing is Everything: How to optimize clock distribution in PCIe applications 2014年 3月 28日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
149
说明
连接 I2C 总线以与 CDCI6214 及其控制引脚和电源通信的接口。边缘安装 SMA 连接器支持使用 50Ω 设备进行测量,同时板载终端允许使用高阻抗探针。灵活的返工选项允许调整评估模块以符合众多应用特定的要求,从而实现快速的原型设计。
特性
  • 超低功耗运行
  • 高性能单相锁相环
  • 支持在 1.8V 至 3.3V 的混合电源下工作
  • 具有两个页面的集成 EEPROM
  • 具有适用于单个输出使能和状态信号的通用输入和输出
  • 输出分频器同步和数字延迟

软件开发

应用软件和框架 下载
德州仪器 (TI) 时钟和合成器 (TICS) Pro 软件
TICSPRO-SW TICS 专业版软件用于对 CDC、LMK 和 LMX 的 EVM 进行编程。这些器件包含 PLL+VCO、合成器和时钟器件。
特性
  • 通过 USB2ANY 或板载 USB 接口对 EVM 进行编程。
  • 导出编程配置以在终端应用中使用。

设计工具和仿真

仿真模型 下载
SNAM219A.ZIP (349 KB) - IBIS Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化,且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计,包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析
设计工具 下载
Clock tree architect programming software
CLOCK-TREE-ARCHITECT 时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
特性
  • 接受客户特定的设计要求,如输入频率、输出频率、时钟格式和时钟计数
  • 在生成时钟树时考虑各种高级规范,如本底噪声和相位确定性要求
  • 提供清晰且直观的方框图
  • 评估每个产品和系统的关键性能指标(面积、价格、抖动和功率)
  • 生成设计报告(带有指向数据表、培训材料和软件工具的快速链接),以供将来参考

CAD/CAE 符号

封装 引脚 下载
VQFN (RGE) 24 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频