CDCI6214
- 具有 4 路可编程输出的一个可配置的高性能低功耗 PLL
- RMS 抖动性能
- 支持不带 SSC 的第 1/2/3/4 代 PCIe
- 典型功耗:1.8V 时为 150mW(2)
- 通用时钟输入
- 差分交流耦合输入或 LVCMOS 输入:1MHz 至 250MHz
- 晶振输入:8MHz 至 50MHz
- 灵活输出频率
- 44.1kHz 至 350MHz
- 无毛刺输出分频器切换
- 四路可独立配置的输出
- LVCMOS、LVDS 或 HCSL 输出
- 具有可编程摆幅的差分交流耦合输出(与 LVDS、CML-、LVPECL 兼容)
- 完全集成的 PLL、可配置的环路带宽:100kHz 至 3MHz
- 通过单电源或混合电源供电以进行电平转换:1.8V、2.5V 和 3.3V
- 可配置 GPIO
- 状态信号
- 最多 4 个独立输出使能端子
- 输出分频器同步
- 灵活的配置选项
- 与 I2C 兼容的接口:最高 400kHz
- 具有两个页面和外部选择引脚的集成 EEPROM
- 仅支持 100Ω 系统
- 工业温度范围:–40ºC 至 85ºC
- 小外形封装:24 引脚 VQFN (4mm × 4mm)
CDCI6214 器件是一款超低功耗时钟发生器。此器件在锁相环的两个独立基准输入之间进行选择,并在可配置的差分输出通道上产生多达四个不同的频率,还在 LVCMOS 输出通道上生成参考时钟。
四个输出通道中的每个通道均有一个可配置的整数分频器。通过与输出多路复用器结合,这样可产生五种不同的频率。时钟分配分频器通过确定性方式进行复位,以便实现干净的时钟门控以及无毛刺更新功能。可通过灵活的断电选项优化器件以便在工作和待机模式中实现最低功耗。通常,四路 156.25MHz LVDS 输出在 1.8V 下消耗 150mW。100MHz HCSL 输出的 386fs 典型 RMS 抖动增强了 PCIe 应用的系统裕度。
CDCI6214 由内部寄存器进行配置,可通过与 I2C 兼容的串行接口和内部 EEPROM 来访问内部寄存器。
CDCI6214 采用小外形封装并以超低功耗通过单个基准实现高性能时钟树。工厂和用户可编程的 EEPROM 使得 CDCI6214 适合作为低功耗、易于使用、瞬时启动的时钟解决方案。
您可能感兴趣的相似产品
功能与比较器件相同且具有相同引脚。
技术文档
= 有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 5 类型 | 项目标题 | 下载最新的英语版本 | 日期 | |||
---|---|---|---|---|---|---|
* | 数据表 | CDCI6214 超低功耗时钟发生器(具有 PCIe 支持、四路可编程输出和 EEPROM) 数据表 (Rev. E) | PDF | HTML | 下载英文版本 (Rev.E) | PDF | HTML | 28 May 2020 |
EVM 用户指南 | CDCI6214EVM User’s Guide (Rev. B) | 25 Oct 2018 | ||||
技术文章 | How to select an optimal clocking solution for your FPGA-based design | 09 Dec 2015 | ||||
技术文章 | Clocking sampled systems to minimize jitter | 31 Jul 2014 | ||||
技术文章 | Timing is Everything: How to optimize clock distribution in PCIe applications | 28 Mar 2014 |
设计和开发
如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。
评估板
CDCI6214EVM — CDCI6214 超低功耗时钟发生器评估模块
此接口用于访问 I2C 总线以与 CDCI6214 及其控制引脚和电源进行通信。边缘安装 SMA 连接器支持使用 50Ω 设备进行测量,同时板载终端允许使用高阻抗探针。灵活的返工选项允许调整评估模块以符合众多应用特定的要求,从而实现快速的原型设计。
应用软件和框架
TICSPRO-SW — 德州仪器 (TI) 时钟和合成器 (TICS) 专业软件
德州仪器 (TI) 时钟和合成器 (TICS) 专业软件用于对具有以下前缀的产品编号的评估模块 (EVM) 进行编程:CDC、LMK 和 LMX。这些产品包括锁相环和电压控制振荡器 (PLL+VCO)、合成器和时钟器件。
模拟工具
PSPICE-FOR-TI 适用于 TI 设计和模拟工具的 PSpice®
PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
设计工具
CLOCK-TREE-ARCHITECT 时钟树架构编程软件
时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
封装 | 引脚数 | 下载 |
---|---|---|
VQFN (RGE) | 24 | 了解详情 |
订购和质量
包含信息:
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 认证摘要
- 持续可靠性监测
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。