主页 时钟和计时 时钟缓冲器
主页
时钟和计时
时钟缓冲器

CDCLVD1204

正在供货

低抖动 2 路输入可选 1:4 通用至 LVDS 缓冲器

立即订购
数据表

CDCLVD1204

正在供货
数据表 立即订购

产品详情

Number of outputs 4 Additive RMS jitter (typ) (fs) 171 Core supply voltage (V) 2.5 Output supply voltage (V) 2.5 Output skew (ps) 20 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVDS Input type LVCMOS, LVDS, LVPECL
Number of outputs 4 Additive RMS jitter (typ) (fs) 171 Core supply voltage (V) 2.5 Output supply voltage (V) 2.5 Output skew (ps) 20 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVDS Input type LVCMOS, LVDS, LVPECL
VQFN (RGT) 16 9 mm² 3 x 3
  • 2:4 差分缓冲器
  • 低附加抖动：10kHz 至 20MHz 范围内 <300fs RMS
  • 低输出偏移为 20ps（最大值）
  • 通用输入接受 LVDS、LVPECL 和 LVCMOS
  • 可通过控制引脚选择时钟输入
  • 4 个 LVDS 输出，符合 ANSI EIA/TIA-644A 标准
  • 时钟频率：高达 800MHz
  • 器件电源：2.375V 至 2.625V
  • LVDS 基准电压，VAC_REF，适用于容性耦合输入
  • 工业温度范围：-40°C 至 85°C
  • 采用 3mm × 3mm、16 引脚 VQFN (RGT) 封装
  • ESD 防护能力超过 3kV HBM，1kV CDM
  • 2:4 差分缓冲器
  • 低附加抖动：10kHz 至 20MHz 范围内 <300fs RMS
  • 低输出偏移为 20ps（最大值）
  • 通用输入接受 LVDS、LVPECL 和 LVCMOS
  • 可通过控制引脚选择时钟输入
  • 4 个 LVDS 输出，符合 ANSI EIA/TIA-644A 标准
  • 时钟频率：高达 800MHz
  • 器件电源：2.375V 至 2.625V
  • LVDS 基准电压，VAC_REF，适用于容性耦合输入
  • 工业温度范围：-40°C 至 85°C
  • 采用 3mm × 3mm、16 引脚 VQFN (RGT) 封装
  • ESD 防护能力超过 3kV HBM，1kV CDM

CDCLVD1204 时钟缓冲器能够以超低的时钟分配偏斜，将两个可选时钟输入（IN0 和 IN1）之一分配给 4 对差分 LVDS 时钟输出（OUT0 至 OUT3）。CDCLVD1204 可接受两个时钟源传入一个输入多路复用器。输入可以为 LVDS、LVPECL 或 LVCMOS。

CDCLVD1204 专为驱动 50Ω 传输线路而设计。在以单端模式驱动输入的情况下，必须将适当偏置电压 VAC_REF 施加到未使用的负输入引脚。

IN_SEL 引脚用于选择要发送到输出的输入。如果该引脚保持开路，该引脚将禁用输出（静态）。该器件支持失效防护功能。该器件整合了输入迟滞，可防止在没有输入信号的情况下输出随机振荡。

该器件可在 2.5V 电源环境下工作，额定温度范围是 –40°C 至 85°C（环境温度）。CDCLVD1204 采用小型 16 引脚 3mm × 3mm VQFN 封装。

CDCLVD1204 时钟缓冲器能够以超低的时钟分配偏斜，将两个可选时钟输入（IN0 和 IN1）之一分配给 4 对差分 LVDS 时钟输出（OUT0 至 OUT3）。CDCLVD1204 可接受两个时钟源传入一个输入多路复用器。输入可以为 LVDS、LVPECL 或 LVCMOS。

CDCLVD1204 专为驱动 50Ω 传输线路而设计。在以单端模式驱动输入的情况下，必须将适当偏置电压 VAC_REF 施加到未使用的负输入引脚。

IN_SEL 引脚用于选择要发送到输出的输入。如果该引脚保持开路，该引脚将禁用输出（静态）。该器件支持失效防护功能。该器件整合了输入迟滞，可防止在没有输入信号的情况下输出随机振荡。

该器件可在 2.5V 电源环境下工作，额定温度范围是 –40°C 至 85°C（环境温度）。CDCLVD1204 采用小型 16 引脚 3mm × 3mm VQFN 封装。
filter 查找其他 时钟缓冲器
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同，且具有相同引脚
LMK1D1204 正在供货 4 通道输出 LVDS 1.8V 缓冲器 Improved jitter performance and wider supported voltage range
功能与比较器件相似
LMK00304 正在供货 具有 4 个可配置输出的 3.1GHz 差动时钟缓冲器/电平转换器 Ultra low additive jitter,1:4 Universal Differential Buffer that can support LVDS
LMK1D1204P 正在供货 带引脚控制的 4 通道输出 LVDS 1.8V、2.5V 和 3.3V 缓冲器 Improved jitter performance and wider supported voltage range with individual output enable/disable through pin control

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 4
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 CDCLVD1204 2:4 低附加抖动 LVDS 缓冲器 数据表 (Rev. C) PDF | HTML 最新英语版本 (Rev.B) PDF | HTML 2026年 5月 14日
应用手册 使用时钟缓冲器进行正弦波-方波转换 PDF | HTML 英语版 PDF | HTML 2024年 9月 4日
应用手册 Clocking Design Guidelines: Unused Pins 2015年 11月 19日
用户指南 Low-Additive Jitter, Four LVDS Outputs Clock Buffer Evaluation Board 2010年 6月 14日

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

CDCLVD1204EVM — CDCLVD1204 评估模块

CDCLVD1204/CDCLVD2102 是高性能、低附加抖动时钟缓冲器。它们具有两个通用输入缓冲器，支持单端或差动时钟输入，可通过控制引脚（仅限 CDCLVD1204）进行选择。这两种器件还具有片上偏压发生器，该发生器可以为器件输入提供 LVDS 共模电压。评估模块 (EVM) 旨在演示 CDCLVD1204 或 CDCLVD2102 的电性能。然而，那些对 CDCLVD1208 或 CDCLVD2104 感兴趣的客户也可以使用此 EVM。这个完全组装且经过工厂测试的评估板允许对器件的所有功能进行全面验证。为达到最佳性能，该评估板配备有 SMA 连接器和受控良好的 50Ω 阻抗微带传输线。
用户指南: PDF
TI.com 上无现货
仿真模型

CDCLVD1204 IBIS Model (Rev. B)

SLLM089B.ZIP (14 KB) - IBIS Model
下载
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
立即设计
设计工具

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的产品和硬件

支持的产品和硬件
下载选项
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RGT) 16 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频