低抖动 2 路输入可选 1:4 通用 LVDS 缓冲器

返回页首

产品详细信息

参数

Function Differential Additive RMS jitter (Typ) (fs) 171 Output frequency (Max) (MHz) 800 Number of outputs 4 Output supply voltage (V) 2.5 Core supply voltage (V) 2.5 Output skew (ps) 20 Features 2:4 fanout, Universal inputs Operating temperature range (C) -40 to 85 Rating Catalog Output type LVDS Input type LVCMOS, LVDS, LVPECL open-in-new 查找其它 时钟缓冲器

封装|引脚|尺寸

VQFN (RGT) 16 9 mm² 3 x 3 open-in-new 查找其它 时钟缓冲器

特性

  • 2:4 Differential Buffer
  • Low Additive Jitter: <300 fs RMS in 10-kHz to 20-MHz
  • Low Output Skew of 20 ps (Maximum)
  • Universal Inputs Accept LVDS, LVPECL, and LVCMOS
  • Selectable Clock Inputs Through Control Pin
  • 4 LVDS Outputs, ANSI EAI/TIA-644A Standard Compatible
  • Clock Frequency: Up to 800 MHz
  • Device Power Supply: 2.375 V to 2.625 V
  • LVDS Reference Voltage, VAC_REF, Available for Capacitive Coupled Inputs
  • Industrial Temperature Range: –40°C to 85°C
  • Packaged in 3 mm × 3 mm, 16-Pin VQFN (RGT)
  • ESD Protection Exceeds 3 kV HBM, 1 kV CDM
  • APPLICATIONS
    • Telecommunications and Networking
    • Medical Imaging
    • Test and Measurement Equipment
    • Wireless Communications
    • General Purpose Clocking

All other trademarks are the property of their respective owners

open-in-new 查找其它 时钟缓冲器

描述

The CDCLVD1204 clock buffer distributes one of two selectable clock inputs (IN0 and IN1) to 4 pairs of differential LVDS clock outputs (OUT0 through OUT3) with minimum skew for clock distribution. The CDCLVD1204 can accept two clock sources into an input multiplexer. The inputs can either be LVDS, LVPECL, or LVCMOS.

The CDCLVD1204 is specifically designed for driving 50-Ω transmission lines. In case of driving the inputs in single ended mode, the appropriate bias voltage, VAC_REF, must be applied to the unused negative input pin.

The IN_SEL pin selects the input which is routed to the outputs. If this pin is left open, it disables the outputs (static). The part supports a fail safe function. The device incorporates an input hysteresis which prevents random oscillation of the outputs in the absence of an input signal.

The device operates in 2.5-V supply environment and is characterized from –40°C to 85°C (ambient temperature). The CDCLVD1204 is packaged in small, 16-pin, 3-mm × 3-mm VQFN package.

open-in-new 查找其它 时钟缓冲器
下载
您可能感兴趣的类似产品
open-in-new 产品比较
与相比较的设备类似但功能不等效:
LMK00304 正在供货 3.1GHz 差动时钟缓冲器/电平转换器 Ultra low additive jitter,1:4 Universal Differential Buffer that can support LVDS

技术文档

= TI 精选相关文档
未找到结果。请清除搜索,并重试。 查看所有 3
类型 标题 下载最新的英文版本 发布
* 数据表 CDCLVD1204 2:4 Low Additive Jitter LVDS Buffer 数据表 2016年 10月 5日
应用手册 Clocking Design Guidelines: Unused Pins 2015年 11月 19日
用户指南 Low Additive Phase Noise Four LVDS Outputs Clock Buffer Evaluation Board 2010年 6月 14日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
CDCLVD1204 评估模块
CDCLVD1204EVM
149
说明
CDCLVD1204/CDCLVD2102 是高性能、低附加抖动时钟缓冲器。它们具有两个通用输入缓冲器,支持单端或差动时钟输入,可通过控制引脚(仅限 CDCLVD1204)进行选择。这两种器件还具有片上偏压发生器,该发生器可以为器件输入提供 LVDS 共模电压。评估模块 (EVM) 旨在演示 CDCLVD1204 或 CDCLVD2102 的电性能。然而,那些对 CDCLVD1208 或 CDCLVD2104 感兴趣的客户也可以使用此 EVM。这个完全组装且经过工厂测试的评估板允许对器件的所有功能进行全面验证。为达到最佳性能,该评估板配备有 SMA 连接器和受控良好的 50Ω 阻抗微带传输线。
特性
  • 易于使用的评估板,可扇出低相位噪声时钟
  • 简单的器件设置
  • 快速配置
  • 可通过跳线对控制引脚进行配置
  • 2.5V 宽电源电压
  • 单端或差动输入时钟
  • 器件支持四个 LVDS 输出,EVM 支持两个 LVDS 输出

设计工具和仿真

仿真模型 下载
SLLM089B.ZIP (14 KB) - IBIS Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化,且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计,包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析

CAD/CAE 符号

封装 引脚 下载
VQFN (RGT) 16 了解详情

订购与质量

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持