主页 射频和微波 射频 PLL 和合成器
主页
射频和微波
射频 PLL 和合成器

LMX1205

正在供货

具有 JESD204 支持和可编程时钟延迟的低噪声、高频缓冲器/倍频器/分频器

立即订购
数据表

LMX1205

正在供货
数据表 立即订购

产品详情

Frequency (max) (MHz) 12800 Frequency (min) (MHz) 300 Features 1:4 fanout, Integrated multiplier and divider modes, JESD204B/C SYSREF support, Phase synchronization, Programmable Delay, Programmable phase offset, RF clock distribution, Ultra-low additive jitter Current consumption (mA) 405 Integrated VCO No Operating temperature range (°C) -40 to 85 Rating Catalog Lock time (µs) (typ) (s) Loop BW dependent
Frequency (max) (MHz) 12800 Frequency (min) (MHz) 300 Features 1:4 fanout, Integrated multiplier and divider modes, JESD204B/C SYSREF support, Phase synchronization, Programmable Delay, Programmable phase offset, RF clock distribution, Ultra-low additive jitter Current consumption (mA) 405 Integrated VCO No Operating temperature range (°C) -40 to 85 Rating Catalog Lock time (µs) (typ) (s) Loop BW dependent
VQFN (RHA) 40 36 mm² 6 x 6
  • 输出频率：300MHz 至 12.8GHz
  • 高达 60ps 的无噪声可调节输入延迟，分辨率为 1.1ps
  • 高达 55ps 的独立可调节输出延迟，分辨率为 0.9ps
  • 超低噪声
    • 本底噪声：在 6GHz 输出下为 –159dBc/Hz
    • 附加抖动（直流至 fCLK）：36fs
    • 附加抖动（100Hz 至 100MHz）：10fs
  • 4 个具有相应 SYSREF 输出的高频时钟
    • 由 1（旁路）、2、3、4、5、6、7 和 8 进行共享分频
    • 共享可编程倍频器 x2、x3、x4、x5、x6、x7 和 x8
  • 带有相应 SYSREF 输出的 LOGICLK 输出
    • 基于单独的分频组
    • 1、2、4 预分频器
    • 1（旁路）、2、…、1023 后分频器
    • 带有额外分频器 1、2、4 和 8 的第二逻辑时钟选项
  • 6 个可编程输出功率级别
  • 同步的 SYSREF 时钟输出
    • 在 12.8GHz 下，508 次延迟步长调整，每次小于 2.5ps
    • 发生器、中继器和中继器重定时模式
    • SYSREFREQ 引脚的窗口化特性可优化时序
  • 针对所有分频和倍频器件的 SYNC 特性
  • 工作电压：2.5V
  • 工作温度：–40ºC 至 +85ºC
  • 输出频率：300MHz 至 12.8GHz
  • 高达 60ps 的无噪声可调节输入延迟，分辨率为 1.1ps
  • 高达 55ps 的独立可调节输出延迟，分辨率为 0.9ps
  • 超低噪声
    • 本底噪声：在 6GHz 输出下为 –159dBc/Hz
    • 附加抖动（直流至 fCLK）：36fs
    • 附加抖动（100Hz 至 100MHz）：10fs
  • 4 个具有相应 SYSREF 输出的高频时钟
    • 由 1（旁路）、2、3、4、5、6、7 和 8 进行共享分频
    • 共享可编程倍频器 x2、x3、x4、x5、x6、x7 和 x8
  • 带有相应 SYSREF 输出的 LOGICLK 输出
    • 基于单独的分频组
    • 1、2、4 预分频器
    • 1（旁路）、2、…、1023 后分频器
    • 带有额外分频器 1、2、4 和 8 的第二逻辑时钟选项
  • 6 个可编程输出功率级别
  • 同步的 SYSREF 时钟输出
    • 在 12.8GHz 下，508 次延迟步长调整，每次小于 2.5ps
    • 发生器、中继器和中继器重定时模式
    • SYSREFREQ 引脚的窗口化特性可优化时序
  • 针对所有分频和倍频器件的 SYNC 特性
  • 工作电压：2.5V
  • 工作温度：–40ºC 至 +85ºC

该器件具有高频率能力、极低的抖动和可编程时钟输入和输出延迟，可在不降低信噪比的情况下，很好地对高精度、高频数据转换器进行时钟控制。4 个高频时钟输出中的每一个输出以及具有更大分频器范围的附加 LOGICLK 输出，都配有一个 SYSREF 输出时钟信号。JESD204B/C 接口的 SYSREF 信号可以在内部生成，也可以作为输入传入，并重新与器件时钟同步。高频时钟输入路径和各个时钟输出路径上具有无噪声延迟调节，可确保多通道系统中的时钟具有低偏移。对于数据转换器时钟应用，务必使时钟的抖动小于数据转换器的孔径抖动。在需要对 4 个以上数据转换器进行时钟控制的应用中，可以使用多个器件开发各种级联架构，用于分配所需的所有高频时钟和 SYSREF 信号。该器件可与超低噪声基准时钟源相结合，是时钟控制型数据转换器的典型设计，尤其是在 3GHz 以上采样时。

该器件具有高频率能力、极低的抖动和可编程时钟输入和输出延迟，可在不降低信噪比的情况下，很好地对高精度、高频数据转换器进行时钟控制。4 个高频时钟输出中的每一个输出以及具有更大分频器范围的附加 LOGICLK 输出，都配有一个 SYSREF 输出时钟信号。JESD204B/C 接口的 SYSREF 信号可以在内部生成，也可以作为输入传入，并重新与器件时钟同步。高频时钟输入路径和各个时钟输出路径上具有无噪声延迟调节，可确保多通道系统中的时钟具有低偏移。对于数据转换器时钟应用，务必使时钟的抖动小于数据转换器的孔径抖动。在需要对 4 个以上数据转换器进行时钟控制的应用中，可以使用多个器件开发各种级联架构，用于分配所需的所有高频时钟和 SYSREF 信号。该器件可与超低噪声基准时钟源相结合，是时钟控制型数据转换器的典型设计，尤其是在 3GHz 以上采样时。
filter 查找其他 射频 PLL 和合成器
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相似
LMX1204 正在供货 支持 JESD204B/C SYSREF 和相位同步的 12.8GHz 射频缓冲器、乘法器和分频器 No programmable clock delays functionality
LMX1214 正在供货 具有辅助时钟的 1:5 18GHz 射频缓冲器和分频器 RF buffer-only version up to 18GHz
LMX2820 正在供货 具有相位同步功能、JESD 且频率校准 <5µs 的 22.6GHz 宽带射频合成器 Up to 22.6GHz synthesizer and JESD support

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 4
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 LMX1205 低噪声、高频 JESD 缓冲器/倍频器/分频器 数据表 PDF | HTML 英语版 PDF | HTML 2024年 12月 19日
应用手册 能为下一个高速转换器设计带来优势的实用时钟注意事项 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2025年 4月 29日
应用手册 LMX1205 中的窗口化、同步、系统参考 PDF | HTML 英语版 PDF | HTML 2025年 3月 20日
应用手册 转换率对噪声的影响 PDF | HTML 英语版 PDF | HTML 2025年 3月 5日

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

LMX1205EVM — LMX1205 评估模块

LMX1205 评估模块 (EVM) 旨在评估 LMX1205 的性能，后者是一款四输出、超低附加抖动射频 (RF) 缓冲器、分频器和倍增器。该 EVM 可以缓冲高达 12.8GHz 的射频时钟输入，在 6.4GHz 至 12.8GHz 的输出范围内将输入乘以高达 8 倍，并对输入进行高达 8 分频。包含用于现场可编程门阵列 (FPGA) 和逻辑时钟的独立型辅助时钟分频器，每个输出都包括一个具有皮秒精度和延迟调优能力的系统参考 (SYSREF) 补偿。多个器件可以同步以实现宽时钟分配树。
用户指南: PDF | HTML
英语版: PDF | HTML
TI.com 上无现货
评估板

LMX1205_CASCADED_REF_BOARD — 用于级联时钟树评估的 LMX1205 参考板

LMX1205 多站点评估模块 (EVM) 旨在评估 LMX1205 的级联时钟树性能，后者是一款四输出、超低附加抖动射频 (RF) 缓冲器、分频器和倍增器。该 EVM 中的每个 IC 都可以缓冲高达 12.8GHz 的射频时钟输入，在 6.4GHz 至 12.8GHz 的输出范围内可实现输入 8 倍频以及输入 8 分频。每个时钟路径都具有可编程输入和输出延迟选项，分辨率约为 1ps，总范围超过 50ps。这使用户能够根据时钟偏移、电缆和布线长度不匹配情况，调整时钟并校正任何设置缺陷
包含用于现场可编程门阵列 (FPGA) (...)

用户指南: PDF | HTML
英语版: PDF | HTML
发送申请
应用软件和框架

PLLATINUMSIM-SW — 德州仪器 (TI) PLLatinum 模拟器工具

PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。
View Options
支持软件

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

支持的产品和硬件

支持的产品和硬件
下载选项
仿真模型

LMX1205 IBIS Model

SNAM299.ZIP (52 KB) - IBIS Model
下载
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
立即设计
封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RHA) 40 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频