软件编程工具
LMK03328
- 超低噪声、高性能
- 抖动：fOUT > 100MHz 时的典型值为 100fs RMS
- PSNR：–80dBc，具有强大的抗电源噪声能力
- 灵活的器件选项
- 多达 8 路 AC-LVPECL、AC-LVDS、AC-CML、HCSL 或 LVCMOS 输出或任意组合
- 引脚模式、I2C 模式、EEPROM 模式
- 71 引脚可选择预编程默认启动选项
- 双路输入，自动或手动选择
- 晶振输入：10MHz 至 52MHz
- 外部输入：1MHz 至 300MHz
- 频率裕量选项
- 精调频率裕度（典型值为 ±50ppm），采用低成本可牵引晶振基准
- 无毛刺脉冲的粗调频率裕度 (%)，采用输出分频器
- 其他特性
- 电源：3.3V 内核、1.8V、2.5V 或 3.3V 输出
- 工业级温度范围（-40°C 至 85°C）
- 封装：7mm × 7mm 48-WQFN
LMK03328 器件是一款超低噪声时钟发生器，具有两个带集成式 VCO、灵活时钟分配和扇出的分数 N 频率合成器，在片上 EEPROM 中存储有引脚可选配置状态。该器件可为各种千兆位级串行接口和数字器件提供多个时钟，从而通过替代多个振荡器和时钟分配器件来降低 BOM 成本、减小电路板面积以及提高可靠性。超低抖动可降低高速串行链路中的比特误码率 (BER)。
您可能感兴趣的相似产品
功能与比较器件相同，但引脚排列有所不同
技术文档
未找到结果。请清除搜索并重试。
查看全部 10 | 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | LMK03328 具有两个独立 PLL、八路输出、集成 EEPROM 的超低抖动时钟发生器 数据表 (Rev. E) | PDF | HTML | 英语版 (Rev.E) | PDF | HTML | 2024年 9月 25日 |
| 应用手册 | PCIe 应用的时钟 | PDF | HTML | 英语版 | PDF | HTML | 2023年 11月 29日 | |
| 应用手册 | 医学超声系统时钟 (Rev. A) | 英语版 (Rev.A) | PDF | HTML | 2021年 12月 16日 | ||
| 技术文章 | Clock tree fundamentals: finding the right clocking devices for your design | PDF | HTML | 2021年 3月 24日 | |||
| 技术文章 | Can a clock generator act as a jitter cleaner? | PDF | HTML | 2017年 3月 23日 | |||
| 技术文章 | The five benefits of multifaceted clocking devices | PDF | HTML | 2016年 5月 17日 | |||
| 技术文章 | Complete clock-tree solutions that make a hardware designer’s life easier | PDF | HTML | 2016年 3月 10日 | |||
| 应用手册 | Clocking High Speed Serial Links with LMK033X8 (Rev. A) | 2016年 1月 7日 | ||||
| 应用手册 | Frequency Margining Using TI High-Performance Clock Generators (Rev. A) | 2015年 12月 12日 | ||||
| 技术文章 | How to select an optimal clocking solution for your FPGA-based design | PDF | HTML | 2015年 12月 9日 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
LMK03328EVM — 具有 2 个 PLL、8 路差分输出和 2 路输入的 LMK03328EVM 超低抖动时钟发生器 EVM
LMK03328EVM 评估模块提供了一个完整的时钟平台，针对德州仪器 (TI) 带有双 PLL、8 路输出、2 路输入和集成 EEPROM 的 LMK03328 超低抖动时钟发生器，评估其 100 fs RMS 抖动性能和引脚/软件配置模式和特性。
LMK03328EVM 可用作合规性测试、性能评估和初始系统原型设计的灵活、多输出时钟源。边缘安装的 SMA 端口用于访问 LMK03328 时钟输入和输出，进而通过市面上出售的同轴电缆、适配器或平衡-非平衡变压器（需单独购买）对接至测试设备和参考板。这一连接可在 TI 的 LMK03328 与第三方 FPGA/ASIC/SoC (...)
用户指南: PDF
支持软件
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.
支持的产品和硬件
设计工具
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
设计工具
PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool
PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.
支持的产品和硬件
模拟工具
PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具
PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。
借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| WQFN (RHS) | 48 | Ultra Librarian |
订购和质量
包含信息：
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
包含信息：
- 制造厂地点
- 封装厂地点
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。