产品详细信息

Function Ultra-low jitter clock generator Number of outputs 8 Output frequency (Max) (MHz) 1000 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3, 2.5, 1.8 Input type CML, LVDS, LVPECL, XTAL Output type CML, HCSL, LVCMOS, LVDS, LVPECL Operating temperature range (C) -40 to 85 Features Integrated EEPROM, I2C, Pin programmable Rating Catalog
Function Ultra-low jitter clock generator Number of outputs 8 Output frequency (Max) (MHz) 1000 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3, 2.5, 1.8 Input type CML, LVDS, LVPECL, XTAL Output type CML, HCSL, LVCMOS, LVDS, LVPECL Operating temperature range (C) -40 to 85 Features Integrated EEPROM, I2C, Pin programmable Rating Catalog
WQFN (RHS) 48 49 mm² 7 x 7
  • 超低噪声、高性能
    • 抖动:FOUT > 100MHz 时的典型值为 100fs(均方根 (RMS))
    • 峰值信噪比 (PSNR):-80dBc,出色的电源噪声抗扰度
  • 灵活的器件选项
    • 多达 8 路 AC-LVPECL、AC-LVDS、AC-CML、HCSL 或 LVCMOS 输出或任意组合
    • 引脚模式、I2C 模式和 EEPROM 模式
    • 71 引脚可选择预编程默认启动选项
  • 支持自动或手动选择的双路输入
    • 晶振输入:10MHz 至 52MHz
    • 外部输入:1MHz 至 300MHz
  • 频率裕度选项
    • 采用低成本可牵引晶振基准精调频率裕度(±50 ppm 典型)
    • 无毛刺脉冲的粗调频率裕度 (%),采用输出分频器
  • 其他 特性
    • 电源:3.3V 内核、1.8V、2.5V、3.3V 输出电源
    • 工业温度范围(-40ºC 至 +85ºC)
    • 封装:7mm × 7mm 48 引脚 WQFN
  • 超低噪声、高性能
    • 抖动:FOUT > 100MHz 时的典型值为 100fs(均方根 (RMS))
    • 峰值信噪比 (PSNR):-80dBc,出色的电源噪声抗扰度
  • 灵活的器件选项
    • 多达 8 路 AC-LVPECL、AC-LVDS、AC-CML、HCSL 或 LVCMOS 输出或任意组合
    • 引脚模式、I2C 模式和 EEPROM 模式
    • 71 引脚可选择预编程默认启动选项
  • 支持自动或手动选择的双路输入
    • 晶振输入:10MHz 至 52MHz
    • 外部输入:1MHz 至 300MHz
  • 频率裕度选项
    • 采用低成本可牵引晶振基准精调频率裕度(±50 ppm 典型)
    • 无毛刺脉冲的粗调频率裕度 (%),采用输出分频器
  • 其他 特性
    • 电源:3.3V 内核、1.8V、2.5V、3.3V 输出电源
    • 工业温度范围(-40ºC 至 +85ºC)
    • 封装:7mm × 7mm 48 引脚 WQFN

LMK03328 器件是一款低噪声时钟发生器,具有两个带集成式 VCO、灵活时钟分配和扇出的分数 N 频率合成器,在片上 EEPROM 中存储有引脚可选配置状态。该器件可为各种千兆位级串行接口和数字器件提供多个时钟,并通过替代多个振荡器和时钟分配器件来降低物料清单 (BOM) 成本、减小电路板面积、以及提高可靠性。超低抖动可降低高速串行链路中的比特误码率 (BER)。

对于每个锁相环 (PLL),可以选择差分/单端时钟或晶振输入作为 PLL 基准时钟。所选的 PLL 基准时钟可用于将 VCO 频率锁定在基准输入频率的整数或小数倍。各 PLL 的 VCO 频率可在 4.8GHz 到 5.4GHz 范围内调整。两个 PLL/VCO 的性能和功能相当。凭借 PLL,用户可以根据应用需求灵活地选择预定义或用户定义的环路带宽。每个 PLL 有一个后分频器,分频选项包括 2 分频、3 分频、4 分频、5 分频、6 分频、7 分频或 8 分频。

所有输出通道均可选择经过 PLL 1 或 PLL 2 分频的 VCO 时钟作为输出驱动器的时钟源,用以设置最终输出频率。部分输出通道还可以单独选择 PLL 1 或 PLL 2 的基准输入作为将旁路至相应输出缓冲器的备用时钟源。8 位输出分频器支持 1 至 256(偶数或奇数)的分频范围,输出频率高达 1GHz,并且具有输出相位同步功能。

所有输出对均为以地为基准的 CML 驱动器,具有可编程摆幅,并且可通过交流耦合方式连接到低压差分信号 (LVDS)、低压正发射极耦合逻辑 (LVPECL) 或电流模式逻辑 (CML) 接收器。另外,所有输出对还可以单独配置为 HCSL 输出或 2x 1.8V LVCMOS 输出。与以电压为基准的驱动器设计(例如,传统的 LVDS 和 LVPECL 驱动器)相比,该输出具有更低的功耗(1.8V 时)、更出色的性能和电源抗扰度、以及更少的电磁干扰 (EMI)。可通过 STATUS 引脚获取两个额外的 3.3V LVCMOS 输出。这是一项可选特性,可在需要 3.3V LVCMOS 输出及不需要器件状态信号时使用。

该器件 具有 从片上的可编程 EEPROM 或预定义 ROM 存储器进行自启动的功能,可通过引脚控制提供多种可选自定义器件模式,且无需串行编程。器件寄存器和片上 EEPROM 设置均完全可通过 I2C 兼容串行接口编程。器件从地址可在 EEPROM 中编程,LSB 可使用 3 状态引脚设置。

该器件提供有两种频率裕度选项,支持无毛刺脉冲运行,可为标准合规性和系统时序裕度测试等系统设计验证测试 (DVT) 提供支持。通过在内部晶振 (XO) 上使用低成本可牵引晶振并选择该输入作为 PLL 合成器的基准,可支持精调频率裕度(用 ppm 表示)。频率裕度范围取决于晶振的修整灵敏度和片上变容二极管范围。XO 频率裕度可通过引脚或 I2C 接口控制,灵活且易于使用。可通过在 I2C 接口更改输出分配值,使粗糙频率裕度(使用 % 表示)可用于任何输出通道,此功能可同步关闭和重新启动输出时钟,以防止分频器更改时出现干扰或短脉冲。

内部电源调节功能提供出色的电源噪声抑制 (PSNR),降低了供电网络的成本和复杂性。模拟和数字内核块由 3.3V±5% 电源供电运行,输出块由 1.8V、2.5V、3.3V±5% 电源供电运行。

LMK03328 器件是一款低噪声时钟发生器,具有两个带集成式 VCO、灵活时钟分配和扇出的分数 N 频率合成器,在片上 EEPROM 中存储有引脚可选配置状态。该器件可为各种千兆位级串行接口和数字器件提供多个时钟,并通过替代多个振荡器和时钟分配器件来降低物料清单 (BOM) 成本、减小电路板面积、以及提高可靠性。超低抖动可降低高速串行链路中的比特误码率 (BER)。

对于每个锁相环 (PLL),可以选择差分/单端时钟或晶振输入作为 PLL 基准时钟。所选的 PLL 基准时钟可用于将 VCO 频率锁定在基准输入频率的整数或小数倍。各 PLL 的 VCO 频率可在 4.8GHz 到 5.4GHz 范围内调整。两个 PLL/VCO 的性能和功能相当。凭借 PLL,用户可以根据应用需求灵活地选择预定义或用户定义的环路带宽。每个 PLL 有一个后分频器,分频选项包括 2 分频、3 分频、4 分频、5 分频、6 分频、7 分频或 8 分频。

所有输出通道均可选择经过 PLL 1 或 PLL 2 分频的 VCO 时钟作为输出驱动器的时钟源,用以设置最终输出频率。部分输出通道还可以单独选择 PLL 1 或 PLL 2 的基准输入作为将旁路至相应输出缓冲器的备用时钟源。8 位输出分频器支持 1 至 256(偶数或奇数)的分频范围,输出频率高达 1GHz,并且具有输出相位同步功能。

所有输出对均为以地为基准的 CML 驱动器,具有可编程摆幅,并且可通过交流耦合方式连接到低压差分信号 (LVDS)、低压正发射极耦合逻辑 (LVPECL) 或电流模式逻辑 (CML) 接收器。另外,所有输出对还可以单独配置为 HCSL 输出或 2x 1.8V LVCMOS 输出。与以电压为基准的驱动器设计(例如,传统的 LVDS 和 LVPECL 驱动器)相比,该输出具有更低的功耗(1.8V 时)、更出色的性能和电源抗扰度、以及更少的电磁干扰 (EMI)。可通过 STATUS 引脚获取两个额外的 3.3V LVCMOS 输出。这是一项可选特性,可在需要 3.3V LVCMOS 输出及不需要器件状态信号时使用。

该器件 具有 从片上的可编程 EEPROM 或预定义 ROM 存储器进行自启动的功能,可通过引脚控制提供多种可选自定义器件模式,且无需串行编程。器件寄存器和片上 EEPROM 设置均完全可通过 I2C 兼容串行接口编程。器件从地址可在 EEPROM 中编程,LSB 可使用 3 状态引脚设置。

该器件提供有两种频率裕度选项,支持无毛刺脉冲运行,可为标准合规性和系统时序裕度测试等系统设计验证测试 (DVT) 提供支持。通过在内部晶振 (XO) 上使用低成本可牵引晶振并选择该输入作为 PLL 合成器的基准,可支持精调频率裕度(用 ppm 表示)。频率裕度范围取决于晶振的修整灵敏度和片上变容二极管范围。XO 频率裕度可通过引脚或 I2C 接口控制,灵活且易于使用。可通过在 I2C 接口更改输出分配值,使粗糙频率裕度(使用 % 表示)可用于任何输出通道,此功能可同步关闭和重新启动输出时钟,以防止分频器更改时出现干扰或短脉冲。

内部电源调节功能提供出色的电源噪声抑制 (PSNR),降低了供电网络的成本和复杂性。模拟和数字内核块由 3.3V±5% 电源供电运行,输出块由 1.8V、2.5V、3.3V±5% 电源供电运行。

下载

您可能感兴趣的相似产品

功能与比较器件相同但引脚有所不同。
LMK5B12204 正在供货 采用网络同步和 BAW 技术的超低抖动时钟发生器 This product has more robust jitter performance and built-in network synchronization capabilities.

技术文档

star = 有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 10
类型 项目标题 下载最新的英语版本 日期
* 数据表 具有两个独立 PLL、八路输出、集成 EEPROM 的 LMK03328 超低抖动时钟发生器 数据表 (Rev. D) PDF | HTML 下载英文版本 (Rev.D) PDF | HTML 06 Jun 2018
应用手册 医学超声系统时钟 (Rev. A) 下载英文版本 (Rev.A) PDF | HTML 16 Dec 2021
技术文章 Clock tree fundamentals: finding the right clocking devices for your design 24 Mar 2021
技术文章 Can a clock generator act as a jitter cleaner? 23 Mar 2017
技术文章 The five benefits of multifaceted clocking devices 17 May 2016
技术文章 Complete clock-tree solutions that make a hardware designer’s life easier 10 Mar 2016
应用手册 Clocking High Speed Serial Links with LMK03328 (Rev. A) 07 Jan 2016
应用手册 Frequency Margining Using TI High-Performance Clock Generators (Rev. A) 12 Dec 2015
EVM 用户指南 LMK03328EVM CodeLoader Software User's Guide 25 Aug 2015
EVM 用户指南 LMK03328EVM User's Guide 25 Aug 2015

设计和开发

如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。

评估板

LMK03328EVM — 具有 2 个 PLL、8 路差分输出和 2 路输入的 LMK03328EVM 超低抖动时钟发生器 EVM

LMK03328EVM 评估模块提供了一个完整的时钟平台,针对德州仪器 (TI) 带有双 PLL、8 路输出、2 路输入和集成 EEPROM 的 LMK03328 超低抖动时钟发生器,评估其 100 fs RMS 抖动性能和引脚/软件配置模式和特性。

LMK03328EVM 可用作合规性测试、性能评估和初始系统原型设计的灵活、多输出时钟源。边缘安装的 SMA 端口用于访问 LMK03328 时钟输入和输出,进而通过市面上出售的同轴电缆、适配器或平衡-非平衡变压器(需单独购买)对接至测试设备和参考板。这一连接可在 TI 的 LMK03328 与第三方 FPGA/ASIC/SoC (...)

TI.com 無法提供
应用软件和框架

TICSPRO-SW — 德州仪器 (TI) 时钟和合成器 (TICS) 专业软件

德州仪器 (TI) 时钟和合成器 (TICS) 专业软件用于对具有以下前缀的产品编号的评估模块 (EVM) 进行编程:CDC、LMK 和 LMX。这些产品包括锁相环和电压控制振荡器 (PLL+VCO)、合成器和时钟器件。
软件编程工具

LMK03328EVM Default EEPROM Image File

SNAC069.ZIP (2 KB)
仿真模型

LMK03328 IBIS Model (Rev. B) LMK03328 IBIS Model (Rev. B)

模拟工具

PSPICE-FOR-TI 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
设计工具

CLOCK-TREE-ARCHITECT 时钟树架构编程软件

时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
封装 引脚数 下载
WQFN (RHS) 48 了解详情

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持与培训

视频