主页 时钟和计时 时钟缓冲器
主页
时钟和计时
时钟缓冲器

CDCLVP111-EP

正在供货

具有可选输入的 HiRel、1:10 LVPECL 缓冲器

立即订购
数据表

CDCLVP111-EP

正在供货
数据表 立即订购

产品详情

Number of outputs 10 Additive RMS jitter (typ) (fs) 40 Core supply voltage (V) 2.5, 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -55 to 125 Rating HiRel Enhanced Product Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
Number of outputs 10 Additive RMS jitter (typ) (fs) 40 Core supply voltage (V) 2.5, 3.3 Output supply voltage (V) 2.5, 3.3 Output skew (ps) 50 Operating temperature range (°C) -55 to 125 Rating HiRel Enhanced Product Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
LQFP (VF) 32 81 mm² 9 x 9
  • 将一个差分时钟输入对 LVPECL 分配至 10 个差分 LVPECL
  • 与低压发射器耦合逻辑 (LVECL) 和 LVPECL 完全兼容
  • 支持 2.375V 至 3.8V 的宽电源电压范围
  • 通过 CLK_SEL 可选择时钟输入
  • 针对时分应用的低输出偏斜（典型值 15ps）
    • 额外抖动少于 1ps
    • 传播延迟少于 355ps
    • 开输入缺省状态
    • 低压差分信令 (LVDS)，电流模式逻辑 (CML)，短截线串联端接逻辑 (SSTL) 输入兼容
  • 针对单端计时的 VBB基准电压输出
  • 采用 32 引脚薄型方形扁平 (LQFP) 封装
  • 频率范围介于 DC 至 3.5GHz 之间
  • 与 MC100 系列 EP111，ES6111，LVEP111，PTN1111 引脚到引脚兼容
  • 将一个差分时钟输入对 LVPECL 分配至 10 个差分 LVPECL
  • 与低压发射器耦合逻辑 (LVECL) 和 LVPECL 完全兼容
  • 支持 2.375V 至 3.8V 的宽电源电压范围
  • 通过 CLK_SEL 可选择时钟输入
  • 针对时分应用的低输出偏斜（典型值 15ps）
    • 额外抖动少于 1ps
    • 传播延迟少于 355ps
    • 开输入缺省状态
    • 低压差分信令 (LVDS)，电流模式逻辑 (CML)，短截线串联端接逻辑 (SSTL) 输入兼容
  • 针对单端计时的 VBB基准电压输出
  • 采用 32 引脚薄型方形扁平 (LQFP) 封装
  • 频率范围介于 DC 至 3.5GHz 之间
  • 与 MC100 系列 EP111，ES6111，LVEP111，PTN1111 引脚到引脚兼容

CDCLVP111 时钟驱动器使用最小的时分偏斜将 LVPECL 输入的一个差分时钟对 (CLK0，CLK1) 分频为差分 LVPECL 时钟 (Q0，Q9) 输出的十个对。 CDCLVP111 可接受两个时钟源进入同一个输入复用器。 CDCLVP111 专门设计用于驱动器 50Ω 传输线路。 当一个输出引脚不被使用时，建议将其保持在开状态以减少功耗。 如果只使用差分对中的输出引脚中的一个，那么其它输出引脚必须被同样地端接至 50Ω。

如果要求单端输入运行，VBB基准电压输出被使用。 在这种情况下，VBB引脚应该被连接至CLK0并由一个 10nF 电容器旁通至接地 (GND)。

然而，要实现高达 3.5GHz 的高速性能，强烈建议使用差分模式。

CDCLVP111 额定工作温度范围是 -55°C至 125°C。

CDCLVP111 时钟驱动器使用最小的时分偏斜将 LVPECL 输入的一个差分时钟对 (CLK0，CLK1) 分频为差分 LVPECL 时钟 (Q0，Q9) 输出的十个对。 CDCLVP111 可接受两个时钟源进入同一个输入复用器。 CDCLVP111 专门设计用于驱动器 50Ω 传输线路。 当一个输出引脚不被使用时，建议将其保持在开状态以减少功耗。 如果只使用差分对中的输出引脚中的一个，那么其它输出引脚必须被同样地端接至 50Ω。

如果要求单端输入运行，VBB基准电压输出被使用。 在这种情况下，VBB引脚应该被连接至CLK0并由一个 10nF 电容器旁通至接地 (GND)。

然而，要实现高达 3.5GHz 的高速性能，强烈建议使用差分模式。

CDCLVP111 额定工作温度范围是 -55°C至 125°C。
filter 查找其他 时钟缓冲器
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 2
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 具有可选输入时钟驱动器的低压1:10 低电压正射极耦合逻辑(LVPECL) 数据表 英语版 PDF | HTML 2013年 1月 21日
* VID CDCLVP111-EP VID V6212624 2016年 6月 21日

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

仿真模型

CDCLVP111 IBIS Model Version 2.0 (Rev. B)

SLLM052B.ZIP (35 KB) - IBIS Model
下载
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
立即设计
设计工具

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的产品和硬件

支持的产品和硬件
下载选项
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
封装 引脚 CAD 符号、封装和 3D 模型
LQFP (VF) 32 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频