主页 时钟和计时 时钟缓冲器
主页
时钟和计时
时钟缓冲器

CDCDB800

正在供货

适用于 PCIe® 第 1 代到第 7 代的 8 路输出时钟缓冲器

立即订购
数据表

CDCDB800

正在供货
数据表 立即订购

产品详情

Number of outputs 8 Additive RMS jitter (typ) (fs) 38 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL
Number of outputs 8 Additive RMS jitter (typ) (fs) 38 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL
VQFN (RSL) 48 36 mm² 6 x 6
  • 具有可编程集成 85Ω（默认值）或 100Ω 差分输出终端的 8 个 LP-HCSL 输出
  • 8 种硬件输出使能 (OE#) 控制
  • 使用第 7 代 PCIE 滤波器之后的附加相位抖动：11.3fs，RMS（最大值）
  • 使用第 6 代 PCIE 滤波器之后的附加相位抖动：16.1fs，RMS（最大值）
  • 使用第 5 代 PCIE 滤波器之后的附加相位抖动：25fs，RMS（最大值）
  • 使用 DB2000Q 滤波器之后的附加相位抖动：38fs，RMS（最大值）
  • 支持公共时钟 (CC) 和单独基准 (IR) 架构
    • 与展频技术兼容
  • 输出到输出偏斜：< 50ps
  • 输入到输出延迟：< 3ns

  • 失效防护输入

  • 可编程输出压摆率控制

  • 3.3V 内核和 IO 电源电压
  • 硬件控制的低功耗模式 (PD#)
  • 电流消耗：72mA（最大值）
  • 6mm × 6mm，48 引脚 VQFN 封装
  • 具有可编程集成 85Ω（默认值）或 100Ω 差分输出终端的 8 个 LP-HCSL 输出
  • 8 种硬件输出使能 (OE#) 控制
  • 使用第 7 代 PCIE 滤波器之后的附加相位抖动：11.3fs，RMS（最大值）
  • 使用第 6 代 PCIE 滤波器之后的附加相位抖动：16.1fs，RMS（最大值）
  • 使用第 5 代 PCIE 滤波器之后的附加相位抖动：25fs，RMS（最大值）
  • 使用 DB2000Q 滤波器之后的附加相位抖动：38fs，RMS（最大值）
  • 支持公共时钟 (CC) 和单独基准 (IR) 架构
    • 与展频技术兼容
  • 输出到输出偏斜：< 50ps
  • 输入到输出延迟：< 3ns

  • 失效防护输入

  • 可编程输出压摆率控制

  • 3.3V 内核和 IO 电源电压
  • 硬件控制的低功耗模式 (PD#)
  • 电流消耗：72mA（最大值）
  • 6mm × 6mm，48 引脚 VQFN 封装

CDCDB800 是一款符合 DB800ZL 标准的 8 输出 LP-HCSL 时钟缓冲器，能够为第 1 代到第 7 代 PCIe、QuickPath Interconnect (QPI)、UPI、SAS 和 SATA 接口分配基准时钟。使用 SMBus 接口和 8 输出使能引脚，可以单独配置和控制所有 8 个输出。CDCDB800 是一款 DB800ZL 衍生缓冲器，符合或超过 DB800ZL 中的系统参数规格。该器件还符合或超过了 DB2000Q 规格中的参数。CDCDB800 采用 6mm × 6mm 48 引脚 VQFN 封装。

CDCDB800 是一款符合 DB800ZL 标准的 8 输出 LP-HCSL 时钟缓冲器，能够为第 1 代到第 7 代 PCIe、QuickPath Interconnect (QPI)、UPI、SAS 和 SATA 接口分配基准时钟。使用 SMBus 接口和 8 输出使能引脚，可以单独配置和控制所有 8 个输出。CDCDB800 是一款 DB800ZL 衍生缓冲器，符合或超过 DB800ZL 中的系统参数规格。该器件还符合或超过了 DB2000Q 规格中的参数。CDCDB800 采用 6mm × 6mm 48 引脚 VQFN 封装。
filter 查找其他 时钟缓冲器
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同，但引脚排列有所不同
CDCDB2000 正在供货 符合 DB2000QL 标准、适用于第 1 代到第 7 代 PCIe® 的 20 输出时钟缓冲器 20-output, DB2000QL compliant version
CDCDB803 正在供货 用于 PCIe® 第 1 代至第 6 代的 8 输出时钟缓冲器，具有可选的 SMBus 地址 Slightly varied pinout to the CDCDB800
功能与比较器件相似
CDCDB400 正在供货 适用于 PCIe® 第 1 代到第 7 代的 4 路输出时钟缓冲器 8 outputs vs 4 outputs

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 1
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 CDCDB800 适用于第 1 代到第 7 代 PCIe、符合 DB800ZL 标准的 8 输出 时钟缓冲器 数据表 (Rev. C) PDF | HTML 英语版 (Rev.C) PDF | HTML 2025年 10月 13日

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

CDCDB800EVM — CDCDB800 评估模块是一款 8 输出 LP-HCSL 时钟缓冲器，适用于 PCIe® 第 1 代至第 5 代应用

CDCDB800 评估模块是一款符合 DB800ZL 标准的 8 输出 LP-HCSL 时钟缓冲器，能够为 PCIe® 第 1 代到第 5 代应用、QuickPath Interconnect (QPI)、UPI、SAS 和 SATA 接口分配参考时钟。使用 SMBus 接口和 8 输出使能引脚，可以单独配置和控制所有 8 个输出。CDCDB800 是一个 DB800ZL 衍生缓冲器，达到或超过 DB800ZL 和 DB2000Q 规格中的系统参数。
用户指南: PDF | HTML
TI.com 上无现货
支持软件

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

支持的产品和硬件

支持的产品和硬件
下载选项
仿真模型

CDCDB800 IBIS model

SNAM247.ZIP (30 KB) - IBIS Model
下载
设计工具

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的产品和硬件

支持的产品和硬件
下载选项
光绘文件

CDCDB800EVM Gerber Files

SNAC094.ZIP (720 KB)
下载
光绘文件

CDCDB800EVM Altium Design Files

SNAR045.ZIP (1989 KB)
下载
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RSL) 48 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频