主页 时钟和计时 时钟抖动清除器
主页
时钟和计时
时钟抖动清除器

LMK04816

正在供货

具有双环 PLL 的三输入低噪声时钟抖动消除器

立即订购
数据表

LMK04816

正在供货
数据表 立即订购

产品详情

Number of input channels 3 Number of outputs 12 RMS jitter (fs) 100 Features 0 Delay Output frequency (min) (MHz) 0.22 Output frequency (max) (MHz) 2600 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Operating temperature range (°C) -40 to 85
Number of input channels 3 Number of outputs 12 RMS jitter (fs) 100 Features 0 Delay Output frequency (min) (MHz) 0.22 Output frequency (max) (MHz) 2600 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Operating temperature range (°C) -40 to 85
WQFN (NKD) 64 81 mm² 9 x 9
  • 超低均方根(RMS) 抖动性能
    • 100fs RMS 抖动（12kHz 至20MHz）
    • 123fs RMS 抖动（100Hz 至20MHz）
  • 双环PLLATINUM™锁相环(PLL) 架构
    • PLL1
      • 集成低噪声晶体振荡器电路
      • 输入时钟丢失时采用保持模式
        • 自动或手动触发/恢复
    • PLL2
      • 标准化1Hz (PLL) 噪底为
        –227dBc/Hz
      • 相位检测器速率最高可达155MHz
      • OSCin 倍频器
      • 集成低噪声压控振荡器(VCO)
      • VCO 频率范围为2370MHz 至2600MHz
  • 三个具有LOS 的冗余输入时钟
    • 自动和手动切换模式
  • 50% 占空比输出分配，1 至1045（偶数和奇数）
  • 低电压正射极耦合逻辑(LVPECL)，低压差分信令
    (LVDS) 或低电压互补金属氧化物半导体
    (LVCMOS) 可编程输出
  • 固定或可动态调节的精密数字延迟
  • 模拟延迟控制（步长为25ps），最高可达575ps
  • 1/2 时钟分配周期分步数字延迟，最高可达522 个
    步长
  • 13 路差分输出；最高可达26 路单端输出
    • 多达5 个VCXO 和晶体缓冲输出
  • 高达2600MHz 的时钟速率
  • 0 延迟模式
  • 加电时3 个缺省时钟输出
  • 多模式：双PLL、单PLL 和时钟分配
  • 工业温度范围：–40°C 至+85°C
  • 3.15V 至3.45V 工作电压
  • 封装：64 引脚超薄型四方扁平无引线(WQFN)
    (9.0mm × 9.0mm × 0.8 mm)
  • 超低均方根(RMS) 抖动性能
    • 100fs RMS 抖动（12kHz 至20MHz）
    • 123fs RMS 抖动（100Hz 至20MHz）
  • 双环PLLATINUM™锁相环(PLL) 架构
    • PLL1
      • 集成低噪声晶体振荡器电路
      • 输入时钟丢失时采用保持模式
        • 自动或手动触发/恢复
    • PLL2
      • 标准化1Hz (PLL) 噪底为
        –227dBc/Hz
      • 相位检测器速率最高可达155MHz
      • OSCin 倍频器
      • 集成低噪声压控振荡器(VCO)
      • VCO 频率范围为2370MHz 至2600MHz
  • 三个具有LOS 的冗余输入时钟
    • 自动和手动切换模式
  • 50% 占空比输出分配，1 至1045（偶数和奇数）
  • 低电压正射极耦合逻辑(LVPECL)，低压差分信令
    (LVDS) 或低电压互补金属氧化物半导体
    (LVCMOS) 可编程输出
  • 固定或可动态调节的精密数字延迟
  • 模拟延迟控制（步长为25ps），最高可达575ps
  • 1/2 时钟分配周期分步数字延迟，最高可达522 个
    步长
  • 13 路差分输出；最高可达26 路单端输出
    • 多达5 个VCXO 和晶体缓冲输出
  • 高达2600MHz 的时钟速率
  • 0 延迟模式
  • 加电时3 个缺省时钟输出
  • 多模式：双PLL、单PLL 和时钟分配
  • 工业温度范围：–40°C 至+85°C
  • 3.15V 至3.45V 工作电压
  • 封装：64 引脚超薄型四方扁平无引线(WQFN)
    (9.0mm × 9.0mm × 0.8 mm)

LMK04816 器件是业界性能最为优异的时钟调节器，具备出色的时钟抖动消除、生成和分配等高级功能， 能够充分满足新一代系统要求。双环PLLATINUM 架构采用低噪声VCXO 模块可实现111fs 的RMS 抖动 （12kHz 至20MHz）或采用低成本外部晶振及变容二极管实现低 于200fs 的RMS 抖动（12kHz 至20MHz）。

双环路架构由两个高性能锁相环(PLL)、一个低噪声晶体振荡器电路以及一个高性能压控振荡器(VCO) 构 成。第一个PLL (PLL1) 具有低噪声抖动消除器功能，而第二个PLL (PLL2) 执行时钟生成。PLL1 可配置为 与外部VCXO 模块配合使用，或与具有外部可调晶体和变容二极管的集成式晶体振荡器配合使用。用于很窄 的环路带宽时，PLL1 使用VCXO 模块或可调晶体的优异近端相位噪声（偏移低于50kHz）清理输入时 钟。PLL1 的输出将用作PLL2 的清理输入参考，以锁定集成式VCO。可对PLL2 的环路带宽进行优化以清 理远端相位噪声（偏移高于50 kHz），集成式VCO优于VCXO 模块或PLL1 中使用的可调晶体。

LMK04816 器件是业界性能最为优异的时钟调节器，具备出色的时钟抖动消除、生成和分配等高级功能， 能够充分满足新一代系统要求。双环PLLATINUM 架构采用低噪声VCXO 模块可实现111fs 的RMS 抖动 （12kHz 至20MHz）或采用低成本外部晶振及变容二极管实现低 于200fs 的RMS 抖动（12kHz 至20MHz）。

双环路架构由两个高性能锁相环(PLL)、一个低噪声晶体振荡器电路以及一个高性能压控振荡器(VCO) 构 成。第一个PLL (PLL1) 具有低噪声抖动消除器功能，而第二个PLL (PLL2) 执行时钟生成。PLL1 可配置为 与外部VCXO 模块配合使用，或与具有外部可调晶体和变容二极管的集成式晶体振荡器配合使用。用于很窄 的环路带宽时，PLL1 使用VCXO 模块或可调晶体的优异近端相位噪声（偏移低于50kHz）清理输入时 钟。PLL1 的输出将用作PLL2 的清理输入参考，以锁定集成式VCO。可对PLL2 的环路带宽进行优化以清 理远端相位噪声（偏移高于50 kHz），集成式VCO优于VCXO 模块或PLL1 中使用的可调晶体。
filter 查找其他 时钟抖动清除器
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 6
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 LMK04816 具有双环 PLL 的三输入低噪声时钟抖动消除器 数据表 (Rev. C) PDF | HTML 英语版 (Rev.C) PDF | HTML 2016年 3月 8日
应用手册 LMK时钟 family LVDS输出交流耦合设计注意事项 2021年 6月 10日
应用手册 AN-1939 Crystal Based Oscillator Design with the LMK04000 Family (Rev. A) 2013年 4月 26日
用户指南 LMK04816 Low-Noise Clock Jitter Cleaner with Dual Loop PLLs 2012年 7月 2日
用户指南 TSW3085EVM ACPR and EVM Measurements (TIDA-00076 Reference Guide) 2011年 12月 29日
设计指南 Clock Conditioner Owner's Manual 2006年 11月 10日

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

LMK04816BEVAL — 具有双路级联 PLL 和集成 2.5 GHz VC 的三输入、十三输出时钟抖动消除器

LMK04816 是业界性能卓越的时钟调节器，具有优异的时钟抖动消除、时钟发生和分配功能，其先进的功能可满足下一代系统要求。借助双环路 PLLatinum™ 架构，可利用低噪声 VCXO 模块实现 111fs rms 抖动（12kHz 至 20MHz），也可采用低成本外部晶振及变容二极管实现低于 200fs 的 rms 抖动（12kHz 至 20MHz）。

双环架构由两个高性能锁相环 (PLL)、一个低噪声晶体振荡器电路以及一个高性能压控振荡器 (VCO) 构成。第一个 PLL (PLL1) 具有低噪声抖动消除器功能，而第二个 PLL (PLL2) 执行时钟生成。PLL1 可配置为与外部 (...)

用户指南: PDF
TI.com 上无现货
软件编程工具

CODELOADER — CodeLoader Device Register Programming v4.19.0

The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.

Which software do I use?

Product

(...)

支持的产品和硬件

支持的产品和硬件
下载
支持软件

CLOCKDESIGNTOOL — Clock Design Tool Software

The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)

支持的产品和硬件

支持的产品和硬件
下载
支持软件

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

支持的产品和硬件

支持的产品和硬件
下载选项
仿真模型

LMK04816 IBIS Model (Rev. C)

SNAM103C.ZIP (120 KB) - IBIS Model
下载
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
立即设计
设计工具

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支持的产品和硬件

支持的产品和硬件
下载选项
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
发送申请
封装 引脚 CAD 符号、封装和 3D 模型
WQFN (NKD) 64 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

视频