LMK1D2104L
- 高性能 LVDS 时钟缓冲器系列：高达 2GHz
- 双路 1:2 差分缓冲器
- 双路 1:4 差分缓冲器
- 双路 1:6 差分缓冲器
- 双路 1:8 差分缓冲器
- 电源电压：1.71V 至 3.465V
- 双输出共模电压运行：
- 输出共模电压：0.7V（1.8V 电源电压）。
- 输出共模电压：1.2V（2.5V/3.3V 电源电压）
- 低附加抖动：
- 在 1250.25MHz 下在 12kHz 至 20MHz 范围内RMS 典型值小于 17fs
- 在 625MHz 下在 12kHz 至 20MHz 范围内RMS 典型值小于 22fs
- 在 156.25MHz 下在 12kHz 至 20MHz 范围内RMS 最大值小于 60fs
- 超低相位本底噪声：-164dBc/Hz（156.25MHz 下的典型值）
- 超低传播延迟：最大值小于 575ps
- 输出偏斜：
- 最大值为 15ps（LMK1D2102、LMK1D2104）
- 最大值为 20ps（LMK1D2106、LMK1D2106）
- 器件间偏移：150ps
- 高摆幅 LVDS（升压模式）：当 AMP_SELA、AMP_SELB = 悬空时 VOD 典型值为 500mV
- 使用 AMP_SELA 和 AMP_SELB 启用/禁用组
- 失效防护输入操作
- 通用输入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML 信号电平
- LVDS 基准电压 (VAC_REF) 适用于容性耦合输入
- 工业级工作温度范围：-40°C 至 105°C
LMK1D210xL 是一款低噪声双通道时钟缓冲器，可将一个输入分配给最多 2 个 (LMK1D2102L)、4 个 (LMK1D2104L)、6 个 (LMK1D2106L) 或 8 个 (LMK1D2108L) LVDS 输出。输入可以为 LVDS、LVPECL、HCSL、CML 或 LVCMOS。
LMK1D210xL 专为驱动 50Ω 传输线路而设计。在单端模式下驱动输入时，对未使用的负输入引脚施加适当的偏置电压（请参阅图 8-8）。
LMK1D210xL 缓冲器可针对不同的工作电源提供两种输出共模工作电压（0.7V 和 1.2V）。该器件为直流耦合模式应用提供了设计灵活性。
AMP_SELA/AMP_SELB 控制引脚可用于选择不同的输出振幅 LVDS (350mV) 或升压 LVDS (500mV)。除振幅选择之外，还可以使用同一引脚禁用输出。
该器件还支持时钟和数字输入引脚的Fail-Safe Input 功能。该器件还整合了输入迟滞，可防止在没有输入信号的情况下输出随机振荡。
技术文档
未找到结果。请清除搜索并重试。
查看全部 1
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | LMK1D210xL 超低附加抖动 LVDS 缓冲器 数据表 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2024-11-11 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
LMK1D1208EVM — LMK1D1208 低抖动 2:8 LVDS 扇出缓冲器评估模块
LMK1D1208 是一款高性能、低附加抖动 LVDS 时钟缓冲器，具有两个差分输入和八个 LVDS 输出。该评估模块 (EVM) 旨在演示 LMK1D1208 的电气性能。还可用于评估 LMK1Dxxxx 系列中的其他 28 引脚器件。为了实现最佳性能，LMK1D1208EVM 配备了 50Ω SMA 连接器和阻抗控制 50Ω 微带传输线路。
设计工具
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RHD) | 28 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。