产品详细信息

Arm CPU 1 Arm Cortex-A15 Arm MHz (Max.) 300 Co-processor(s) 2 Dual Arm Cortex-M4 CPU 32-bit Display type 1 HDMI OUT, 2 LCD OUT Protocols Ethernet, ICSS, Profibus Ethernet MAC 10/100/1000, 2-port 1Gb switch PCIe 2 PCIe Gen 2 Hardware accelerators 2 Viterbi Decoder, 1 Audio Tracking Logic Features Multimedia Operating system Android, Linux, RTOS Security Cryptographic acceleration, Debug security, Device identity, Isolation firewalls, Secure boot & storage & programming, Software IP protection Rating Automotive Operating temperature range (C) -40 to 125
Arm CPU 1 Arm Cortex-A15 Arm MHz (Max.) 300 Co-processor(s) 2 Dual Arm Cortex-M4 CPU 32-bit Display type 1 HDMI OUT, 2 LCD OUT Protocols Ethernet, ICSS, Profibus Ethernet MAC 10/100/1000, 2-port 1Gb switch PCIe 2 PCIe Gen 2 Hardware accelerators 2 Viterbi Decoder, 1 Audio Tracking Logic Features Multimedia Operating system Android, Linux, RTOS Security Cryptographic acceleration, Debug security, Device identity, Isolation firewalls, Secure boot & storage & programming, Software IP protection Rating Automotive Operating temperature range (C) -40 to 125
  • 专为信息娱乐协处理器 应用、混合无线电和放大器 应用设计的架构
  • Arm® Cortex®-A15 微处理器子系统
  • C66x 浮点 VLIW DSP
    • 目标代码与 C67x 和 C64x+ 完全兼容
    • 每周期最多 32 次 16 x 16 位定点乘法
  • 片上 L3 RAM 高达 512KB
  • 3 级 (L3) 和 4 级 (L4) 互连
  • DDR3/DDR3L 存储器接口 (EMIF) 模块
    • 最高支持 DDR-1333 (667MHz)
    • 高达 2GB 的单芯片选择
  • 双核 Arm® Cortex®-M4 图像处理单元 (IPU)
  • 显示子系统
    • 带有 DMA 引擎和多达三条管线的显示控制器
    • HDMI™编码器:兼容 HDMI 1.4a 和 DVI 1.0
  • 视频处理引擎 (VPE)
  • 一个视频输入端口 (VIP) 模块
    • 支持多达四个复用输入端口
  • 通用存储器控制器 (GPMC)
  • 增强型直接存储器存取 (EDMA) 控制器
  • 2 端口千兆以太网 (GMAC)
    • 多达两个外部端口
  • 16 个 32 位通用计时器
  • 32 位 MPU 看门狗计时器
  • 六个高速内部集成电路 (I2C) 端口
  • HDQ™/单线®接口
  • 10 个可配置 UART/IrDA/CIR 模块
  • 4 个多通道串行外设接口 (McSPI)
  • 四路 SPI 接口 (QSPI)
  • 媒体本地总线子系统 (MLBSS)
  • 8 个多通道音频串行端口 (McASP) 模块
  • 超高速 USB 3.0 双角色器件
  • 高速 USB 2.0 双重角色器件
  • 高速 USB 2.0 On-The-Go
  • 四个多媒体卡/安全数字/安全数字输入输出接口 (MMC™/SD®/SDIO)
  • PCI Express®3.0 子系统,带两个 5Gbps 通道
    • 一个与第 2 代兼容的双通道端口
    • 或两个与第 2 代兼容的单通道端口
  • 双控制器局域网 (DCAN) 模块
    • CAN 2.0B 协议
  • MIPI®CSI-2 摄像头串行接口
  • 多达 186 个通用 I/O (GPIO) 引脚
  • 器件安全 特性
    • 硬件加密加速器和 DMA
    • 防火墙
    • JTAG 锁定
    • 安全密钥
    • 安全 ROM 和引导
    • 客户可编程的秘钥
  • 电源、复位和时钟管理
  • 支持 CTool 技术的片上调试
  • 28nm CMOS 技术
  • 17mm × 17mm、0.65mm 间距、538 引脚 BGA (CBD)
  • 专为信息娱乐协处理器 应用、混合无线电和放大器 应用设计的架构
  • Arm® Cortex®-A15 微处理器子系统
  • C66x 浮点 VLIW DSP
    • 目标代码与 C67x 和 C64x+ 完全兼容
    • 每周期最多 32 次 16 x 16 位定点乘法
  • 片上 L3 RAM 高达 512KB
  • 3 级 (L3) 和 4 级 (L4) 互连
  • DDR3/DDR3L 存储器接口 (EMIF) 模块
    • 最高支持 DDR-1333 (667MHz)
    • 高达 2GB 的单芯片选择
  • 双核 Arm® Cortex®-M4 图像处理单元 (IPU)
  • 显示子系统
    • 带有 DMA 引擎和多达三条管线的显示控制器
    • HDMI™编码器:兼容 HDMI 1.4a 和 DVI 1.0
  • 视频处理引擎 (VPE)
  • 一个视频输入端口 (VIP) 模块
    • 支持多达四个复用输入端口
  • 通用存储器控制器 (GPMC)
  • 增强型直接存储器存取 (EDMA) 控制器
  • 2 端口千兆以太网 (GMAC)
    • 多达两个外部端口
  • 16 个 32 位通用计时器
  • 32 位 MPU 看门狗计时器
  • 六个高速内部集成电路 (I2C) 端口
  • HDQ™/单线®接口
  • 10 个可配置 UART/IrDA/CIR 模块
  • 4 个多通道串行外设接口 (McSPI)
  • 四路 SPI 接口 (QSPI)
  • 媒体本地总线子系统 (MLBSS)
  • 8 个多通道音频串行端口 (McASP) 模块
  • 超高速 USB 3.0 双角色器件
  • 高速 USB 2.0 双重角色器件
  • 高速 USB 2.0 On-The-Go
  • 四个多媒体卡/安全数字/安全数字输入输出接口 (MMC™/SD®/SDIO)
  • PCI Express®3.0 子系统,带两个 5Gbps 通道
    • 一个与第 2 代兼容的双通道端口
    • 或两个与第 2 代兼容的单通道端口
  • 双控制器局域网 (DCAN) 模块
    • CAN 2.0B 协议
  • MIPI®CSI-2 摄像头串行接口
  • 多达 186 个通用 I/O (GPIO) 引脚
  • 器件安全 特性
    • 硬件加密加速器和 DMA
    • 防火墙
    • JTAG 锁定
    • 安全密钥
    • 安全 ROM 和引导
    • 客户可编程的秘钥
  • 电源、复位和时钟管理
  • 支持 CTool 技术的片上调试
  • 28nm CMOS 技术
  • 17mm × 17mm、0.65mm 间距、538 引脚 BGA (CBD)

DRA79x 处理器采用 538 焊球、17mm x 17mm、0.65mm 焊球间距(0.8mm 间距规则可用于信号)(通过 Channel™ 阵列 (VCA) 技术实现)、球栅阵列 (S-BGA) 封装。

此架构旨在昨用经济高效的解决方案,为汽车协处理、混合无线电和放大器应用提供高性能并发性 , 实现 DRA75x(“Jacinto 6 EP”和“Jacinto 6 Ex”)、DRA74x“Jacinto 6”、DRA72x“Jacinto 6 Eco”和 DRA71x“Jacinto 6 Entry”信息娱乐处理器系列的全面可扩展性。

采用配有 Neon™ 扩展组件的单核 Arm Cortex-A15 RISC CPU 和 TI C66x VLIW 浮点 DSP 内核,可提供编程功能。借助 Arm 处理器,开发人员能够将控制函数与在 DSP 和协处理器上编程的其他算法分离开来,从而降低系统软件的复杂性。

此外,TI 提供了一整套针对 Arm 和 DSP 的开发工具,其中包括 C 语言编译器和一个可查看源代码执行情况的调试界面。

每个器件都具有加密加速特性。HS(高安全性)器件上还提供支持的所有其他安全 特性,包括安全引导支持、调试安全性和可信执行环境支持。有关 HS 器件的更多信息,请联系您的 TI 代表。

DRA79x Jacinto 6 RSP(无线电音频处理器)系列器件符合 AEC-Q100 标准。

该器件 采用 简化的电源轨映射,这使得低成本电源管理集成电路 (PMIC) 解决方案得以实现。

The DRA79x processor is offered in a 538-ball, 17×17-mm, 0.65-mm ball pitch (0.8mm spacing rules can be used on signals) with Via Channel™ Array (VCA) technology, ball grid array (BGA) package.

The architecture is designed to deliver high-performance concurrencies for automotive applications in a cost-effective solution, providing full scalability from the DRA75x ("Jacinto 6 EP" and "Jacinto 6 Ex"), DRA74x "Jacinto 6" and DRA72x "Jacinto 6 Eco" family of infotainment processors.

Programmability is provided by a single-core Arm Cortex-A15 RISC CPU with Neon extensions and a TI C66x VLIW floating-point DSP core. The Arm processor lets developers keep control functions separate from other algorithms programmed on the DSP and coprocessors, thus reducing the complexity of the system software.

Additionally, TI provides a complete set of development tools for the Arm, and DSP, including C compilers and a debugging interface for visibility into source code execution.

Cryptographic acceleration is available in all devices. All other supported security features, including support for secure boot, debug security and support for trusted execution environment are available on High-Security (HS) devices. For more information about HS devices, contact your TI representative.

The DRA79x Jacinto 6 Entry processor family is qualified according to the AEC-Q100 standard.

The device features are simplified power supply rail mapping which enables lower cost PMIC solutions.

DRA79x 处理器采用 538 焊球、17mm x 17mm、0.65mm 焊球间距(0.8mm 间距规则可用于信号)(通过 Channel™ 阵列 (VCA) 技术实现)、球栅阵列 (S-BGA) 封装。

此架构旨在昨用经济高效的解决方案,为汽车协处理、混合无线电和放大器应用提供高性能并发性 , 实现 DRA75x(“Jacinto 6 EP”和“Jacinto 6 Ex”)、DRA74x“Jacinto 6”、DRA72x“Jacinto 6 Eco”和 DRA71x“Jacinto 6 Entry”信息娱乐处理器系列的全面可扩展性。

采用配有 Neon™ 扩展组件的单核 Arm Cortex-A15 RISC CPU 和 TI C66x VLIW 浮点 DSP 内核,可提供编程功能。借助 Arm 处理器,开发人员能够将控制函数与在 DSP 和协处理器上编程的其他算法分离开来,从而降低系统软件的复杂性。

此外,TI 提供了一整套针对 Arm 和 DSP 的开发工具,其中包括 C 语言编译器和一个可查看源代码执行情况的调试界面。

每个器件都具有加密加速特性。HS(高安全性)器件上还提供支持的所有其他安全 特性,包括安全引导支持、调试安全性和可信执行环境支持。有关 HS 器件的更多信息,请联系您的 TI 代表。

DRA79x Jacinto 6 RSP(无线电音频处理器)系列器件符合 AEC-Q100 标准。

该器件 采用 简化的电源轨映射,这使得低成本电源管理集成电路 (PMIC) 解决方案得以实现。

The DRA79x processor is offered in a 538-ball, 17×17-mm, 0.65-mm ball pitch (0.8mm spacing rules can be used on signals) with Via Channel™ Array (VCA) technology, ball grid array (BGA) package.

The architecture is designed to deliver high-performance concurrencies for automotive applications in a cost-effective solution, providing full scalability from the DRA75x ("Jacinto 6 EP" and "Jacinto 6 Ex"), DRA74x "Jacinto 6" and DRA72x "Jacinto 6 Eco" family of infotainment processors.

Programmability is provided by a single-core Arm Cortex-A15 RISC CPU with Neon extensions and a TI C66x VLIW floating-point DSP core. The Arm processor lets developers keep control functions separate from other algorithms programmed on the DSP and coprocessors, thus reducing the complexity of the system software.

Additionally, TI provides a complete set of development tools for the Arm, and DSP, including C compilers and a debugging interface for visibility into source code execution.

Cryptographic acceleration is available in all devices. All other supported security features, including support for secure boot, debug security and support for trusted execution environment are available on High-Security (HS) devices. For more information about HS devices, contact your TI representative.

The DRA79x Jacinto 6 Entry processor family is qualified according to the AEC-Q100 standard.

The device features are simplified power supply rail mapping which enables lower cost PMIC solutions.

下载

More Information

Experimental samples are available  Request Now

技术文档

star = TI 精选相关文档
未找到结果。请清除搜索,并重试。
显示全部 43 项
类型 标题 下载最新的英文版本 日期
* 数据表 DRA79x 信息娱乐 应用 处理器 数据表 (Rev. E) 下载最新的英文版本 (Rev.F) 2019年 8月 12日
* 勘误表 DRA79x Silicon Errata - NDA 2016年 12月 12日
应用手册 Integrating virtual DRM between VISION SDK and PSDK on Jacinto6 SOC 2021年 5月 5日
应用手册 IVA-HD Sharing Between VISION-SDK and PSDKLA on Jacinto6 SoC 2020年 8月 24日
应用手册 AM57x, DRA7x, and TDA2x EMIF Tools (Rev. E) 2020年 1月 6日
应用手册 Integrating New Cameras With Video Input Port on DRA7xx SoCs 2019年 6月 11日
用户指南 DRA79x J6 RSP - SoC for Automotive Infotainment Technical Reference Manual (Rev. C) 2019年 5月 21日
用户指南 DRA79x EVM CPU Board User's Guide (Rev. B) 2019年 3月 11日
应用手册 Achieving Early CAN Response on DRA7xx Devices 2018年 11月 28日
技术文章 Bringing the next evolution of machine learning to the edge 2018年 11月 27日
应用手册 DRA74x_75x/DRA72x Performance (Rev. A) 2018年 10月 31日
应用手册 Audio Post Processing Engine on DRA7x Family of Devices 2018年 9月 14日
技术文章 How quality assurance on the Processor SDK can improve software scalability 2018年 8月 22日
应用手册 The Implementation of YUV422 Output for SRV 2018年 8月 2日
应用手册 MMC DLL Tuning (Rev. B) 2018年 7月 31日
应用手册 Integrating AUTOSAR on TI SoC: Fundamentals 2018年 6月 18日
应用手册 ECC/EDC on TDAxx (Rev. B) 2018年 6月 13日
应用手册 Tools and Techniques to Root Case Failures in Video Capture Subsystem 2018年 6月 12日
应用手册 Sharing VPE Between VISIONSDK and PSDKLA 2018年 5月 4日
应用手册 Android Boot Optimization for IVI Systems (Rev. A) 2018年 2月 13日
应用手册 Using Peripheral Boot and DFU for Rapid Development on Jacinto 6 Devices (Rev. A) 2017年 11月 30日
应用手册 Jacinto6 Spread Spectrum Clocking Configuration (Rev. A) 2017年 11月 27日
应用手册 Optimizing DRA7xx and TDA2xx Processors for use with Video Display SERDES (Rev. B) 2017年 11月 7日
应用手册 A Guide to Debugging With CCS on the DRA75x, DRA74x, TDA2x and TDA3x Family of D (Rev. B) 2017年 11月 3日
应用手册 Optimization of GPU-Based Surround View on TI’s TDA2x SoC 2017年 9月 12日
应用手册 Using DSS Write-Back Pipeline for RGB-to-YUV Conversion on DRA7xx Devices 2017年 8月 14日
应用手册 Software Guidelines to EMIF/DDR3 Configuration on DRA7xx Devices 2017年 7月 12日
应用手册 Linux Boot Time Optimizations on DRA7xx Devices 2017年 3月 31日
应用手册 Interfacing DRA75x and DRA74x Audio to Analog Codecs (Rev. A) 2017年 2月 17日
应用手册 Early Splash Screen on DRA7x Devices 2017年 1月 31日
应用手册 Quality of Service (QoS) Knobs for DRA74x, DRA75x & TDA2x Family of Devices (Rev. A) 2016年 12月 15日
技术文章 Clove: Low-Power video solutions based on Sitara™ AM57x processors 2016年 7月 21日
应用手册 Gstreamer Migration Guidelines 2016年 4月 26日
用户指南 Jacinto6 Android Video Encoder 2016年 4月 21日
用户指南 Jacinto6 Android Video Software Design Specification User's Guide 2016年 4月 21日
应用手册 Flashing Binaries to DRA7xx Factory Boards Using DFU 2016年 4月 14日
应用手册 Tools and Techniques for Audio Debugging 2016年 4月 13日
技术文章 Spring has sprung. A sale has sprung. 2016年 4月 4日
应用手册 Debugging Tools and Techniques With IPC3.x 2016年 3月 30日
应用手册 Modifying Memory Usage for IPUMM Apps Loaded Using IPC 3.x for DRA7xx (Rev. A) 2016年 1月 15日
白皮书 Informational ADAS as Software Upgrade to Today’s Infotainment Systems 2014年 10月 14日
应用手册 Guide to fix Perf Issues Using QoS Knobs for DRA74x, DRA75x, TDA2x & TD3x Device 2014年 8月 13日
白皮书 Today’s high-end infotainment soon becoming mainstream 2014年 6月 2日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

评估板

DRA79XEVM — DRA79x 评估模块

Jacinto™ DRA79x 评估模块旨在加快诸如信息娱乐、可重新配置的数字化群集或集成式数字化驾驶舱等应用的开发速度,并缩短其上市时间。为支持各 Jacinto DRA79x 信息娱乐 SoC 之间的可扩展性和重复使用,该 EVM 基于采用异构可扩展架构的 Jacinto DRA797 SoC 而构建,该架构由以下各部件组合而成:

  • ARM® Cortex®-A15 内核
  • 两个 ARM Cortex-M4 处理子系统
  • (...)
软件开发套件 (SDK)

PROCESSOR-SDK-DRA7X — 适用于 DRA7x Jacinto 处理器的处理器软件开发套件 – Linux、Android 和 RTOS

Processor SDK Linux Automotive

Processor SDK Linux Automotive 是用于 TI Jacinto™ DRAx 系列信息娱乐系统 SoC (...)

操作系统 (OS)

GHS-3P-INTEGRITY-RTOS — Green Hills INTEGRITY RTOS

The flagship of Green Hills Software operating systems—the INTEGRITY RTOS—is built around a partitioning architecture to provide embedded systems with total reliability, absolute security, and maximum real-time performance. With its leadership pedigree underscored by certifications in a (...)
由 Green Hills Software 提供
仿真模型

DRA71x and DRA79x BSDL Model (Rev. A)

SPRM695A.ZIP (15 KB) - BSDL Model
仿真模型

DRA71x and DRA79x Thermal Model

SPRM696.ZIP (2 KB) - Thermal Model
仿真模型

DRA71x and DRA79x IBIS Model

SPRM697.ZIP (9618 KB) - IBIS Model
计算工具

CLOCKTREETOOL — Clock Tree Tool for Sitara™ ARM® Processors

The Clock Tree Tool (CTT) for Sitara™ ARM®, Automotive, and Digital Signal Processors is an interactive clock tree configuration software that provides information about the clocks and modules in these TI devices. It allows the user to:
  • Visualize the device clock tree
  • Interact with clock tree elements (...)
设计工具

PROCESSORS-3P-SEARCH — Arm-based MPU, arm-based MCU and DSP third-party search tool

TI has partnered with companies to offer a wide range of software, tools, and SOMs using TI processors to accelerate your path to production. Download this search tool to quickly browse our third-party solutions and find the right third-party to meet your needs. The software, tools and modules (...)
封装 引脚 下载
FCBGA (CBD) 538 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

视频