返回页首

产品详细信息

参数

Function Dual-loop PLL Number of outputs 7 RMS jitter (fs) 100 Output frequency (Min) (MHz) 0.22 Output frequency (Max) (MHz) 2600 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Supply voltage (Min) (V) 3.15 Supply voltage (Max) (V) 3.45 Features 0 Delay Operating temperature range (C) -40 to 85 open-in-new 查找其它 时钟抖动清除器和同步器

封装|引脚|尺寸

WQFN (NKD) 64 81 mm² 9 x 9 open-in-new 查找其它 时钟抖动清除器和同步器

特性

  • 超低均方根 (RMS) 抖动性能
    • 100fs RMS 抖动(12kHz 至 20MHz)
    • 123fs RMS 抖动(100Hz 至 20MHz)
  • 双环路 PLLatinum™锁相环 (PLL) 架构
    • PLL1
      • 集成低噪声晶体振荡器电路
      • 输入时钟丢失时采用保持模式
        • 自动或手动触发/恢复
    • PLL2
      • 标准 [1Hz] PLL 本底噪声 -227dBc/Hz
      • 相位检测器速率高达 155MHz
      • OSCin 倍频器
      • 集成式低噪声压控振荡器 (VCO)
  • 3 个具有 LOS 的冗余输入时钟
    • 自动和手动切换模式
  • 50% 占空比输出分配,1 至 1045(偶数和奇数)
  • 低电压正射极耦合逻辑 (LVPECL),低压差分信令 (LVDS) 或低电压互补金属氧化物半导体 (LVCMOS) 可编程输出
  • 精密数字延迟,固定或动态可调
  • 25ps 步长模拟延迟控制。
  • 6 个差分输出。高达 12 个单端输出。
    • 多达 5 个 VCXO / 晶振缓冲输出
  • 高达 2600MHz 的时钟速率
  • 0 延迟模式
  • 加电时 3 个缺省时钟输出
  • 多模式:双 PLL,单 PLL 和时钟分配
  • 工业温度范围:–40°C 至 85°C
  • 3.15V 至 3.45V 工作电压
  • 封装:64 引脚 WQFN (9mm × 9mm × 0.8mm)
open-in-new 查找其它 时钟抖动清除器和同步器

描述

LMK04906 是业界性能突出的时钟抖动衰减器,具备满足高性能计时应用需求的高级 功能, 可实现优异的时钟抖动消除、时钟生成和分配。

LMK04906 接受 3 个时钟输入,范围从 1kHz 到 500MHz,可生成 6 个唯一的时钟输出频率,范围从 284kHz 至 2.6GHz。LMK04906 也可缓冲一个晶振或 VCXO,用于生成第 7 个唯一时钟频率。

该器件几乎可提供 SONET、以太网、光纤通道和多模式无线基站所需的所有频率转换组合。

LMK04906 输入时钟频率和时钟倍频比可通过一个 SPI 接口编程。

open-in-new 查找其它 时钟抖动清除器和同步器
下载
您可能感兴趣的类似产品
功能与比较器件相似。
LMK00101 正在供货 具有通用输入和 10 路输出的超低抖动 LVCMOS 扇出缓冲器/电平转换器 LMK04806( it has additional features and better performance)

技术文档

star = TI 精选相关文档
未找到结果。请清除搜索,并重试。
查看所有 7
类型 标题 下载最新的英文版本 日期
* 数据表 LMK04906 带 6 路可编程输出的,超低噪声时钟抖动清除器和乘法器 数据表 (Rev. F) 下载英文版本 (Rev.F) 2017年 11月 13日
应用手册 LMK时钟 family LVDS输出交流耦合设计注意事项 2021年 6月 10日
用户指南 LMK04906 Family Low-Noise Clock Jitter Cleaner with Dual Loop (Rev. A) 2013年 11月 26日
应用手册 Using the LMK0480x/LMK04906 for Hitless Switching and Holdover 2013年 7月 12日
应用手册 AN-1939 Crystal Based Oscillator Design with the LMK04000 Family (Rev. A) 2013年 4月 26日
应用手册 正确理解时钟器件的抖动性能 2013年 1月 16日
用户指南 Clock Conditioner Owner's Manual 2006年 11月 10日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
349
说明

The LMK04906 is the industry's highest performance clock conditioner with superior clock jitter cleaning, generation, and distribution with advanced features to meet next generation system requirements. The dual loop PLLatinum™ architecture enables 111 fs rms jitter (12 kHz to 20 MHz) using a low (...)

特性
  • Multi-mode: Dual PLL, single PLL, and clock distribution
  • Dual Loop PLLatinum PLL Architecture
    • PLL1
      • Automatic or manual triggering/recovery
    • PLL2
      • Integrated Low-Noise VCO
  • 3 redundant input clocks with LOS
    • Automatic and manual switch-over modes
  • 50% duty cycle output divides, 1 to 1045 (even and odd)
  • LVPECL (...)

软件开发

应用软件和框架 下载
时钟设计工具 - 环路滤波器和器件配置 + 仿真
CLOCKDESIGNTOOL The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)
IDE、配置、编译器或调试器 下载
CodeLoader 器件寄存器编程
CODELOADER The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.


Which software do I use?

Product

Loop (...)

设计工具和仿真

仿真模型 下载
SNAM101C.ZIP (106 KB) - IBIS Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化,且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计,包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析
设计工具 下载
时钟树架构编程软件
CLOCK-TREE-ARCHITECT 时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
特性
  • 接受客户特定的设计要求,如输入频率、输出频率、时钟格式和时钟计数
  • 在生成时钟树时考虑各种高级规范,如本底噪声和相位确定性要求
  • 提供清晰且直观的方框图
  • 评估每个产品和系统的关键性能指标(面积、价格、抖动和功率)
  • 生成设计报告(带有指向数据表、培训材料和软件工具的快速链接),以供将来参考

CAD/CAE 符号

封装 引脚 下载
WQFN (NKD) 64 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频