ADS8900B
- Resolution: 20-Bits
- High Sample Rate With No Latency Output:
- ADS8900B: 1MSPS
- ADS8902B: 500kSPS
- ADS8904B: 250kSPS
- Integrated LDO Enables Low-Power, Single-Supply Operation
- Low-Power Reference Buffer With No Droop
- Excellent AC and DC Performance:
- SNR: 104.5dB, THD: –125dB
- DNL: ±0.2ppm, 20 Bit No-Missing-Codes
- INL: ±1ppm
- Wide Input Range:
- Unipolar DifferentialInput Range: ±VREF
- VREF Input Range: 2.5V to 5V
- Enhanced-SPI Digital Interface
- Interface SCLK: 22MHz at 1MSPS
- Configurable Data Parity Output
- Extended Temperature Range: –40°C to +125°C
- Small Footprint: 4mm × 4mm VQFN
The ADS8900B, ADS8902B, and ADS8904B (ADS890xB) belong to a family of pin-to-pin compatible, high-speed, single-channel, high-precision, 20-bit successive-approximation-register (SAR) analog-to-digital converters (ADCs) with an integrated reference buffer and integrated low-dropout regulator (LDO). The device family includes the ADS891xB (18-bit) and ADS892xB (16-bit) resolution variants.
The ADS890xB boost analog performance while maintaining high-resolution data transfer by using TI’s enhanced-SPI feature. Enhanced-SPI enables the ADS89xxB to achieve high throughput at lower clock speeds, thereby simplifying the board layout and lowering system cost. Enhanced-SPI also simplifies clocking-in of data, thereby making this device an excellent choice for applications involving FPGAs, DSPs. The ADS89xxB is compatible with a standard SPI Interface.
The ADS890xB has an internal data parity feature that can be appended to the ADC data output. ADC data validation by the host, using parity bits, improves system reliability.
技術文件
設計與開發
如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。
ADS8900BEVM-PDK — ADS8900B 全差動輸入、20 位元 SAR ADC EVM 性能展示套件 (PDK)
ADS8900B 評估模組 (EVM) 和性能展示套件 (PDK) 是評估 ADS8900B 連續近似暫存器 (SAR) 類比轉數位轉換器 (ADC) 效能的平台、這是一款全差動輸入、20 位元、1MSPS 裝置。ADS8900BEVM-PDK 包括 ADS8900B EVM 板和精密主機介面 (PHI) 控制器板,可啟用隨附的電腦軟體。
PSIEVM — 適用於測試 ADC 性能的精密訊號噴射器 PSI 評估模組
精密信號注入器 (PSI) 是一個用於評估逐次逼近暫存器 (SAR) 類比數位轉換器 (ADC) 效能的平台。電路板提供低失真、低雜訊、2kHz 輸入訊號,用於驅動 ADC 的輸入,並可與大多數 TI SAR 的 ADC 評估模組配對。電路板透過 USB 供電,同時也提供與 PC 的使用者介面連接。
ANALOG-ENGINEER-CALC — PC software analog engineer's calculator
類比工程師的計算機旨在加速類比電路設計工程師定期使用的許多重複計算。此基於 PC 的工具提供圖形介面,列出各種常見計算,從使用回饋電阻器設定運算放大器增益到選擇適當的電路設計元件以穩定類比數位轉換器 (ADC) 驅動緩衝電路。
除了作為獨立工具使用外,此計算機還與類比工程師口袋參考中描述的概念相得益彰。
ADC-DAC-TO-VREF-SELECT-DESIGN-TOOL — The ADC-TO-VREF-SELECT tool enables the pairing of TI ADCs, DACs, and series voltage references.
TIDA-01035 — 最佳化抖動以實現最大 SNR 和取樣率的 20 位元隔離式資料採集參考設計
- 透過有效降低隔離邊界中 ADC 取樣時脈抖動,大幅提升高頻 AC 訊號鏈性能(SNR 與 THD)
- 免除數位隔離器帶來的傳播延遲,或是將其降到最低,就能充分提高取樣率
- 使用跨接器,提供是否使用抖動抑制技術來評估性能的選項
- 包含詳細的時序分析、詳細說明隔離器的附加抖動對資料輸送量的影響
TIDA-01037 — 可實現最大 SNR 和取樣率的 20 位元 1 MSPS 隔離器最佳化資料採集參考設計
TIDA-01054 — 用於消除高效能 DAQ 系統中的 EMI 影響的多軌電源參考設計
TIDA-01056 — 最小化 EMI 的同時最佳化電源供應效率的 20 位元 1MSPS DAQ 參考設計
TIDA-01057 — 將真正 10Vpp 差分輸入的訊號動態範圍最大化至 20 位元 ADC 的參考設計
TIDA-01351 — 適用於超音波 CW 多普勒的高解析度、高 SNR 的真實原始資料轉換參考設計
TIPD211 — 適用於測試與量測應用的 20 位元、1 MSPS、四通道小型設計參考設計
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VQFN (RGE) | 24 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。