開發模組 (EVM) 的 GUI
ADS8900B
- Resolution: 20-Bits
- High Sample Rate With No Latency Output:
- ADS8900B: 1-MSPS
- ADS8902B: 500-kSPS
- ADS8904B: 250-kSPS
- Integrated LDO Enables Low-Power, Single-Supply Operation
- Low Power Reference Buffer with No Droop
- Excellent AC and DC Performance:
- SNR: 104.5-dB, THD: –125-dB
- DNL: ±0.2-ppm, 20-Bit No-Missing-Codes
- INL: ±1-ppm
- Wide Input Range:
- Unipolar Differential Input Range: ±VREF
- VREF Input Range: 2.5-V to 5-V
- Enhanced-SPI Digital Interface
- Interface SCLK : 22-MHz at 1-MSPS.
- Configurable Data Parity Output.
- Extended Temperature Range: –40°C to +125°C
- Small Footprint: 4-mm × 4-mm VQFN
The ADS8900B, ADS8902B, and ADS8904B (ADS890xB) belong to a family of pin-to-pin compatible, high-speed, single-channel, high-precision, 20-bit successive-approximation-register (SAR) analog-to-digital converters (ADCs) with an integrated reference buffer and integrated low-dropout regulator (LDO). The device family includes the ADS891xB (18-bit) and ADS892xB (16-bit) resolution variants.
The ADS89xxB boosts analog performance while maintaining high-resolution data transfer by using TI’s Enhanced-SPI feature. Enhanced-SPI enables ADS89xxB in achieving high throughput at lower clock speeds, there by simplifying the board layout and lowering system cost. Enhanced-SPI also simplifies the host’s clocking-in of data there by making it ideal for applications involving FPGAs, DSPs. ADS89xxB is compatible with standard SPI Interface.
The ADS89xxB has an internal data parity feature which can be appended to the ADC data output. ADC data validation by the host, using parity bits, improves system reliability.
技術文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 16 設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
開發板
ADS8900BEVM-PDK — ADS8900B 全差動輸入、20 位元 SAR ADC EVM 性能展示套件 (PDK)
ADS8900B 評估模組 (EVM) 和性能展示套件 (PDK) 是評估 ADS8900B 連續近似暫存器 (SAR) 類比轉數位轉換器 (ADC) 效能的平台、這是一款全差動輸入、20 位元、1MSPS 裝置。ADS8900BEVM-PDK 包括 ADS8900B EVM 板和精密主機介面 (PHI) 控制器板，可啟用隨附的電腦軟體。
支援軟體
TIDCDA6 — ADS8900B IQ CAP EVM
支援產品和硬體
計算工具
ANALOG-ENGINEER-CALC — PC software analog engineer's calculator
The analog engineer’s calculator is designed to speed up many of the repetitive calculations that analog circuit design engineers use on a regular basis. This PC-based tool provides a graphical interface with a list of various common calculations ranging from setting operational-amplifier (...)
支援產品和硬體
設計工具
ADC-DAC-TO-VREF-SELECT-DESIGN-TOOL — The ADC-TO-VREF-SELECT tool enables the pairing of TI ADCs, DACs, and series voltage references.
The ADC-TO-VREF-SELECT tool enables the pairing of TI analog-to-digital converters (ADCs) and series voltage references. Users can select an ADC device and the desired reference voltage, and the tool will list up to two voltage reference recommendations.
支援產品和硬體
模擬工具
PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具
PSpice® for TI 是有助於評估類比電路功能的設計和模擬環境。這款全功能設計和模擬套件使用 Cadence® 的類比分析引擎。PSpice for TI 包括業界最大的模型庫之一，涵蓋我們的類比和電源產品組合，以及特定類比行為模型，且使用無需支付費用。
PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前，建立完整的終端設備設計和解決方案原型，進而縮短上市時間並降低開發成本。
在 PSpice for TI 設計與模擬工具中，您可以搜尋 TI (...)
PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前，建立完整的終端設備設計和解決方案原型，進而縮短上市時間並降低開發成本。
在 PSpice for TI 設計與模擬工具中，您可以搜尋 TI (...)
模擬工具
TINA-TI — 基於 SPICE 的類比模擬程式
TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
使用指南: PDF
參考設計
TIDA-01056 — 最小化 EMI 的同時最佳化電源供應效率的 20 位元 1MSPS DAQ 參考設計
此高效能資料採集 (DAQ) 系統參考設計可將功率級最佳化，以使用 LMS3635-Q1 降壓轉換器降低功耗，並將切換穩壓器 EMI 的影響降到最低。 相較於 LM53635 降壓轉換器，此參考設計在最輕負載電流下的效率提高 7.2%，達到 125.25dB SFDR、99dB SNR 和 16.1ENOB。
參考設計
TIDA-01054 — 用於消除高效能 DAQ 系統中的 EMI 影響的多軌電源參考設計
TIDA-01054 參考設計藉由 LM53635 降壓轉換器，有助於消除 EMI 對大於 16 位元資料擷取 (DAQ) 系統的性能影響。降壓轉換器可讓設計人員將電源解決方案放置於靠近訊號路徑的位置，同時避免 EMI 雜訊劣化，並節省電路板空間。此設計使用 20 位元、1-MSPS SAR ADC，可實現 100.13dB 的系統 SNR 性能，幾乎可與使用外部電源時的 100.14dB SNR 性能相當。
參考設計
TIDA-01351 — 適用於超音波 CW 多普勒的高解析度、高 SNR 的真實原始資料轉換參考設計
此參考設計為適用於超音波影像系統（64、128、192、256 通道超音波系統）的連續波 (CW) 訊號調整。此設計具備 20 位元全差動同時取樣，並提供可處理的真實原始資料。其包含 I 和 Q 通道的全差動訊號路徑，每個通道都使用高效能 SAR 類比轉數位轉換器 (ADC) (ADS8900B)、全差動精準放大器 (THS4551)、雙低雜訊低壓差 (LDO) 電壓穩壓器 (TPS7A8801) 和精密電壓參考 (REF5050)。TIDA-01351 可透過 multiSPI™ 數位介面與 PH1-EVM 控制器介接，並可透過 USB 介面，從任何 PC 使用基於 PC (...)
參考設計
TIDA-01057 — 將真正 10Vpp 差分輸入的訊號動態範圍最大化至 20 位元 ADC 的參考設計
此參考設計專為高效能資料擷取 (DAQ) 系統而設計，可改善 20 位元差動輸入 ADC 的動態範圍。許多 DAQ 系統都需要廣泛 FSR（全刻度範圍）的量測能力，才能獲得足夠的訊號動態範圍。早期許多 SAR ADC 參考設計都使用 THS4551 FDA（全差動放大器）。然而，THS4551 的最大電源限制為 5.4V，不足以實現真正的 10Vpp 差動輸出 (10V FSR)，而這正是最大化具有 5V 參考的 SAR ADC 動態範圍所必需的。此參考設計透過實作 TI 最新的 THS4561 FDA，探索真正 10Vpp 差動輸出的優點，THS4561 FDA 的最大電源為 (...)
參考設計
TIDA-01037 — 可實現最大 SNR 和取樣率的 20 位元 1 MSPS 隔離器最佳化資料採集參考設計
TIDA-01037 為 20 位元、1MSPS 隔離式類比輸入資料擷取參考設計，運用兩種不同的隔離器裝置，以最大化訊號鏈 SNR 和取樣率性能。針對需要低抖動的訊號，例如 ADC 取樣時脈，則使用 TI 的 ISO73xx 系列低抖動裝置，而 TI 的高速 ISO78xx 系列裝置則可用於最大化資料取樣率。將這兩個隔離器解決方案結合在一起，將跨隔離邊界的取樣時脈抖動降到最低，即可大幅提升高頻性能，並將隔離器訊號速率最大化，進而提升資料輸送量。運用 TI 進階 ADC multiSPITM 和來源同步功能，可實現其他改良。最後描述所有關鍵設計理論，並呈現測量結果。
參考設計
TIDA-01035 — 最佳化抖動以實現最大 SNR 和取樣率的 20 位元隔離式資料採集參考設計
TIDA-01035 是 20 位元、1MSPS 隔離式類比輸入資料採集參考設計，展示如何解決數位隔離式資料擷取系統典型的性能挑戰，並將其最佳化。
- 透過有效降低隔離邊界中 ADC 取樣時脈抖動，大幅提升高頻 AC 訊號鏈性能（SNR 與 THD）
- 免除數位隔離器帶來的傳播延遲，或是將其降到最低，就能充分提高取樣率
- 使用跨接器，提供是否使用抖動抑制技術來評估性能的選項
- 包含詳細的時序分析、詳細說明隔離器的附加抖動對資料輸送量的影響
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VQFN (RGE) | 24 | Ultra Librarian |
訂購與品質
內含資訊：
- RoHS
- REACH
- 產品標記
- 鉛塗層/球物料
- MSL 等級/回焊峰值
- MTBF/FIT 估算值
- 材料內容
- 認證摘要
- 進行中的可靠性監測
內含資訊：
- 晶圓廠位置
- 組裝地點
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。