ADS8900B

現行

產品詳細資料

Resolution (Bits) 20 Sample rate (max) (ksps) 1000 Number of input channels 1 Interface type Enhanced SPI, SPI Architecture SAR Input type Differential Rating Catalog Reference mode External Input voltage range (max) (V) 5 Input voltage range (min) (V) 0 Features Daisy-Chainable, Oscillator Operating temperature range (°C) -40 to 125 Power consumption (typ) (mW) 21 Analog supply voltage (min) (V) 3 Analog supply voltage (max) (V) 5.5 SNR (dB) 104.5 Digital supply (min) (V) 1.65 Digital supply (max) (V) 5.5
Resolution (Bits) 20 Sample rate (max) (ksps) 1000 Number of input channels 1 Interface type Enhanced SPI, SPI Architecture SAR Input type Differential Rating Catalog Reference mode External Input voltage range (max) (V) 5 Input voltage range (min) (V) 0 Features Daisy-Chainable, Oscillator Operating temperature range (°C) -40 to 125 Power consumption (typ) (mW) 21 Analog supply voltage (min) (V) 3 Analog supply voltage (max) (V) 5.5 SNR (dB) 104.5 Digital supply (min) (V) 1.65 Digital supply (max) (V) 5.5
VQFN (RGE) 24 16 mm² (4 mm × 4 mm)
  • Resolution: 20-Bits
  • High Sample Rate With No Latency Output:
    • ADS8900B: 1MSPS
    • ADS8902B: 500kSPS
    • ADS8904B: 250kSPS
  • Integrated LDO Enables Low-Power, Single-Supply Operation
  • Low-Power Reference Buffer With No Droop
  • Excellent AC and DC Performance:
    • SNR: 104.5dB, THD: –125dB
    • DNL: ±0.2ppm, 20 Bit No-Missing-Codes
    • INL: ±1ppm
  • Wide Input Range:
    • Unipolar DifferentialInput Range: ±VREF
    • VREF Input Range: 2.5V to 5V
  • Enhanced-SPI Digital Interface
    • Interface SCLK: 22MHz at 1MSPS
    • Configurable Data Parity Output
  • Extended Temperature Range: –40°C to +125°C
  • Small Footprint: 4mm × 4mm VQFN
  • Resolution: 20-Bits
  • High Sample Rate With No Latency Output:
    • ADS8900B: 1MSPS
    • ADS8902B: 500kSPS
    • ADS8904B: 250kSPS
  • Integrated LDO Enables Low-Power, Single-Supply Operation
  • Low-Power Reference Buffer With No Droop
  • Excellent AC and DC Performance:
    • SNR: 104.5dB, THD: –125dB
    • DNL: ±0.2ppm, 20 Bit No-Missing-Codes
    • INL: ±1ppm
  • Wide Input Range:
    • Unipolar DifferentialInput Range: ±VREF
    • VREF Input Range: 2.5V to 5V
  • Enhanced-SPI Digital Interface
    • Interface SCLK: 22MHz at 1MSPS
    • Configurable Data Parity Output
  • Extended Temperature Range: –40°C to +125°C
  • Small Footprint: 4mm × 4mm VQFN

The ADS8900B, ADS8902B, and ADS8904B (ADS890xB) belong to a family of pin-to-pin compatible, high-speed, single-channel, high-precision, 20-bit successive-approximation-register (SAR) analog-to-digital converters (ADCs) with an integrated reference buffer and integrated low-dropout regulator (LDO). The device family includes the ADS891xB (18-bit) and ADS892xB (16-bit) resolution variants.

The ADS890xB boost analog performance while maintaining high-resolution data transfer by using TI’s enhanced-SPI feature. Enhanced-SPI enables the ADS89xxB to achieve high throughput at lower clock speeds, thereby simplifying the board layout and lowering system cost. Enhanced-SPI also simplifies clocking-in of data, thereby making this device an excellent choice for applications involving FPGAs, DSPs. The ADS89xxB is compatible with a standard SPI Interface.

The ADS890xB has an internal data parity feature that can be appended to the ADC data output. ADC data validation by the host, using parity bits, improves system reliability.

The ADS8900B, ADS8902B, and ADS8904B (ADS890xB) belong to a family of pin-to-pin compatible, high-speed, single-channel, high-precision, 20-bit successive-approximation-register (SAR) analog-to-digital converters (ADCs) with an integrated reference buffer and integrated low-dropout regulator (LDO). The device family includes the ADS891xB (18-bit) and ADS892xB (16-bit) resolution variants.

The ADS890xB boost analog performance while maintaining high-resolution data transfer by using TI’s enhanced-SPI feature. Enhanced-SPI enables the ADS89xxB to achieve high throughput at lower clock speeds, thereby simplifying the board layout and lowering system cost. Enhanced-SPI also simplifies clocking-in of data, thereby making this device an excellent choice for applications involving FPGAs, DSPs. The ADS89xxB is compatible with a standard SPI Interface.

The ADS890xB has an internal data parity feature that can be appended to the ADC data output. ADC data validation by the host, using parity bits, improves system reliability.

下載 觀看有字幕稿的影片 影片

技術文件

找不到結果。請清除您的搜尋條件,然後再試一次。
檢視所有 16
重要文件 類型 標題 格式選項 下載最新的英文版本 日期
* 資料表 ADS890xB 20-Bit, High-Speed SAR ADCs With Integrated Reference Buffer, and Enhanced Performance Features datasheet (Rev. B) PDF | HTML 2026/5/12
類比設計期刊 Analog Design Journal: Issue 3 2024 PDF | HTML 2024/10/21
Circuit design Powering a dual-supply op amp circuit with one LDO (Rev. B) PDF | HTML 2024/9/24
Circuit design High-current battery monitor circuit: 0–10A, 0-10kHz, 18 bit (Rev. A) PDF | HTML 2024/9/12
Circuit design High-voltage battery monitor circuit: ±20V, 0–10kHz, 18-bit fully differential (Rev. B) PDF | HTML 2024/9/11
類比設計期刊 電壓參考雜訊對 ADC ENOB 及無雜訊解 析度的影響 PDF | HTML Download English Version 2024/5/24
應用說明 Continuous Wave Doppler Signal Chain Designs for TI’s Ultrasound AFE (Rev. A) PDF | HTML 2024/5/22
應用說明 Attenuator Amplifier Design to Maximize the Input Voltage of Differential ADCs 2018/6/14
技術文章 Take your ultrasound design to the next level PDF | HTML 2018/2/8
Application brief Improving Input Settling for Precision Data Converters 2017/12/12
Application brief Optimizing Data Transfer on High-Resolution, High-Throughput Data Converters 2017/12/12
Application brief Simplify Isolation Designs Using an Enhanced-SPI ADC Interface 2017/12/11
技術文章 Powering up the performance of sensitive test and measurement systems PDF | HTML 2017/10/17
Application brief Dual Bipolar Power-Supply Considerations for Amplifiers 2017/8/1
應用說明 Improving Resolution of SAR ADC 2017/6/14
白皮書 Enabling Faster, Smarter, and More Robust Solutions for SAR ADSx With multiSPI 2016/11/8

設計與開發

如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

ADS8900BEVM-PDK — ADS8900B 全差動輸入、20 位元 SAR ADC EVM 性能展示套件 (PDK)

ADS8900B 評估模組 (EVM) 和性能展示套件 (PDK) 是評估 ADS8900B 連續近似暫存器 (SAR) 類比轉數位轉換器 (ADC) 效能的平台、這是一款全差動輸入、20 位元、1MSPS 裝置。ADS8900BEVM-PDK 包括 ADS8900B EVM 板和精密主機介面 (PHI) 控制器板,可啟用隨附的電腦軟體。

使用指南: PDF | HTML
支援產品和硬體
有庫存
限制:
??asset.out-of-stock-ti_zh_TW??
無法提供
開發板

PSIEVM — 適用於測試 ADC 性能的精密訊號噴射器 PSI 評估模組

精密信號注入器 (PSI) 是一個用於評估逐次逼近暫存器 (SAR) 類比數位轉換器 (ADC) 效能的平台。電路板提供低失真、低雜訊、2kHz 輸入訊號,用於驅動 ADC 的輸入,並可與大多數 TI SAR 的 ADC 評估模組配對。電路板透過 USB 供電,同時也提供與 PC 的使用者介面連接。

使用指南: PDF
支援產品和硬體
有庫存
限制:
??asset.out-of-stock-ti_zh_TW??
無法提供
開發模組 (EVM) 的 GUI

SBAC170 — Precision Signal Injector (PSI) GUI Installer

支援產品和硬體
支援軟體

TIDCDA6 — ADS8900B IQ CAP EVM

支援產品和硬體
模擬型號

ADS8900B PSpice Model

SBAM481.ZIP (5013 KB) - PSpice 模型
支援產品和硬體
模擬型號

ADS8900B TINA-TI Reference Design

SBAM303.ZIP (91 KB) - TINA-TI 參考設計
支援產品和硬體
模擬型號

ADS8900B TINA-TI Transient Spice Model

SBAM302.ZIP (13 KB) - TINA-TI Spice 模型
支援產品和硬體
模擬型號

ADS890XB IBIS Model (Rev. A)

SBAM305A.ZIP (16 KB) - IBIS 模型
支援產品和硬體
計算工具

ANALOG-ENGINEER-CALC — PC software analog engineer's calculator

類比工程師的計算機旨在加速類比電路設計工程師定期使用的許多重複計算。此基於 PC 的工具提供圖形介面,列出各種常見計算,從使用回饋電阻器設定運算放大器增益到選擇適當的電路設計元件以穩定類比數位轉換器 (ADC) 驅動緩衝電路。

除了作為獨立工具使用外,此計算機還與類比工程師口袋參考中描述的概念相得益彰。

支援產品和硬體
設計工具

ADC-DAC-TO-VREF-SELECT-DESIGN-TOOL — The ADC-TO-VREF-SELECT tool enables the pairing of TI ADCs, DACs, and series voltage references.

The ADC-TO-VREF-SELECT tool enables the pairing of TI analog-to-digital converters (ADCs) and series voltage references. Users can select an ADC device and the desired reference voltage, and the tool will list up to two voltage reference recommendations.
支援產品和硬體
參考設計

TIDA-01035 — 最佳化抖動以實現最大 SNR 和取樣率的 20 位元隔離式資料採集參考設計

TIDA-01035 是 20 位元、1MSPS 隔離式類比輸入資料採集參考設計,展示如何解決數位隔離式資料擷取系統典型的性能挑戰,並將其最佳化。
  • 透過有效降低隔離邊界中 ADC 取樣時脈抖動,大幅提升高頻 AC 訊號鏈性能(SNR 與 THD)
  • 免除數位隔離器帶來的傳播延遲,或是將其降到最低,就能充分提高取樣率
  • 使用跨接器,提供是否使用抖動抑制技術來評估性能的選項
  • 包含詳細的時序分析、詳細說明隔離器的附加抖動對資料輸送量的影響
支援產品和硬體
參考設計

TIDA-01037 — 可實現最大 SNR 和取樣率的 20 位元 1 MSPS 隔離器最佳化資料採集參考設計

TIDA-01037 為 20 位元、1MSPS 隔離式類比輸入資料擷取參考設計,運用兩種不同的隔離器裝置,以最大化訊號鏈 SNR 和取樣率性能。針對需要低抖動的訊號,例如 ADC 取樣時脈,則使用 TI 的 ISO73xx 系列低抖動裝置,而 TI 的高速 ISO78xx 系列裝置則可用於最大化資料取樣率。將這兩個隔離器解決方案結合在一起,將跨隔離邊界的取樣時脈抖動降到最低,即可大幅提升高頻性能,並將隔離器訊號速率最大化,進而提升資料輸送量。運用 TI 進階 ADC multiSPITM 和來源同步功能,可實現其他改良。最後描述所有關鍵設計理論,並呈現測量結果。
支援產品和硬體
參考設計

TIDA-01054 — 用於消除高效能 DAQ 系統中的 EMI 影響的多軌電源參考設計

TIDA-01054 參考設計藉由 LM53635 降壓轉換器,有助於消除 EMI 對大於 16 位元資料擷取 (DAQ) 系統的性能影響。降壓轉換器可讓設計人員將電源解決方案放置於靠近訊號路徑的位置,同時避免 EMI 雜訊劣化,並節省電路板空間。此設計使用 20 位元、1-MSPS SAR ADC,可實現 100.13dB 的系統 SNR 性能,幾乎可與使用外部電源時的 100.14dB SNR 性能相當。
支援產品和硬體
參考設計

TIDA-01056 — 最小化 EMI 的同時最佳化電源供應效率的 20 位元 1MSPS DAQ 參考設計

此高效能資料採集 (DAQ) 系統參考設計可將功率級最佳化,以使用 LMS3635-Q1 降壓轉換器降低功耗,並將切換穩壓器 EMI 的影響降到最低。  相較於 LM53635 降壓轉換器,此參考設計在最輕負載電流下的效率提高 7.2%,達到 125.25dB SFDR、99dB SNR 和 16.1ENOB。
支援產品和硬體
參考設計

TIDA-01057 — 將真正 10Vpp 差分輸入的訊號動態範圍最大化至 20 位元 ADC 的參考設計

此參考設計專為高效能資料擷取 (DAQ) 系統而設計,可改善 20 位元差動輸入 ADC 的動態範圍。許多 DAQ 系統都需要廣泛 FSR(全刻度範圍)的量測能力,才能獲得足夠的訊號動態範圍。早期許多 SAR ADC 參考設計都使用 THS4551 FDA(全差動放大器)。然而,THS4551 的最大電源限制為 5.4V,不足以實現真正的 10Vpp 差動輸出 (10V FSR),而這正是最大化具有 5V 參考的 SAR ADC 動態範圍所必需的。此參考設計透過實作 TI 最新的 THS4561 FDA,探索真正 10Vpp 差動輸出的優點,THS4561 FDA 的最大電源為 (...)
支援產品和硬體
參考設計

TIDA-01351 — 適用於超音波 CW 多普勒的高解析度、高 SNR 的真實原始資料轉換參考設計

此參考設計為適用於超音波影像系統(64、128、192、256 通道超音波系統)的連續波 (CW) 訊號調整。此設計具備 20 位元全差動同時取樣,並提供可處理的真實原始資料。其包含 I 和 Q 通道的全差動訊號路徑,每個通道都使用高效能 SAR 類比轉數位轉換器 (ADC) (ADS8900B)、全差動精準放大器 (THS4551)、雙低雜訊低壓差 (LDO) 電壓穩壓器 (TPS7A8801) 和精密電壓參考 (REF5050)。TIDA-01351 可透過 multiSPI™ 數位介面與 PH1-EVM 控制器介接,並可透過 USB 介面,從任何 PC 使用基於 PC (...)
支援產品和硬體
參考設計

TIPD211 — 適用於測試與量測應用的 20 位元、1 MSPS、四通道小型設計參考設計

混合訊號 SOC 測試器、記憶體測試器、電池測試器、液晶顯示器 (LCD) 測試器、桌上型設備、高密度數位卡、高密度電源卡、X 光、MRI 等終端設備需要多個快速又可同時取樣的通道,並具備出色的 DC 和 AC 性能,以及低功率和小巧的電路板空間。此設計中建議的解決方案使用高性能 SAR ADC (ADS8910B)、精準放大器 (OPA2625) 以及精準電壓參考 (REF5050)。
支援產品和硬體
封裝 針腳 CAD 符號、佔位空間與 3D 模型
VQFN (RGE) 24 Ultra Librarian

訂購與品質

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

內容係由 TI 和社群貢獻者依「現狀」提供,且不構成 TI 規範。檢視使用條款

若有關於品質、封裝或訂購 TI 產品的問題,請參閱 TI 支援。​​​​​​​​​​​​​​

影片