首頁 放大器 運算放大器 (op amps) 高速運算放大器 (GBW ≥ 50 MHz)
首頁
放大器
運算放大器 (op amps)
高速運算放大器 (GBW ≥ 50 MHz)

OPA625

現行

具功率調整功能的高頻寬、高精度、低雜訊和失真放大器 SAR ADC 驅動器

立即訂購
產品規格表

OPA625

現行
產品規格表 立即訂購

產品詳細資料

Architecture Voltage FB Number of channels 1 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 2.7 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 5.5 GBW (typ) (MHz) 120 BW at Acl (MHz) 80 Acl, min spec gain (V/V) 1.1 Slew rate (typ) (V/µs) 115 Vn at flatband (typ) (nV√Hz) 2.5 Vn at 1 kHz (typ) (nV√Hz) 3.2 Iq per channel (typ) (mA) 2 Vos (offset voltage at 25°C) (max) (mV) 0.1 Rail-to-rail In to V-, Out Features Adjustable BW/IQ/IOUT, C-Load Drive, Shutdown Rating Catalog Operating temperature range (°C) -40 to 125 CMRR (typ) (dB) 115 Input bias current (max) (pA) 4000000 Offset drift (typ) (µV/°C) 0.5 Iout (typ) (mA) 100 2nd harmonic (dBc) 80 3rd harmonic (dBc) 80 Frequency of harmonic distortion measurement (MHz) 1
Architecture Voltage FB Number of channels 1 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 2.7 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 5.5 GBW (typ) (MHz) 120 BW at Acl (MHz) 80 Acl, min spec gain (V/V) 1.1 Slew rate (typ) (V/µs) 115 Vn at flatband (typ) (nV√Hz) 2.5 Vn at 1 kHz (typ) (nV√Hz) 3.2 Iq per channel (typ) (mA) 2 Vos (offset voltage at 25°C) (max) (mV) 0.1 Rail-to-rail In to V-, Out Features Adjustable BW/IQ/IOUT, C-Load Drive, Shutdown Rating Catalog Operating temperature range (°C) -40 to 125 CMRR (typ) (dB) 115 Input bias current (max) (pA) 4000000 Offset drift (typ) (µV/°C) 0.5 Iout (typ) (mA) 100 2nd harmonic (dBc) 80 3rd harmonic (dBc) 80 Frequency of harmonic distortion measurement (MHz) 1
SOT-23 (DBV) 6 8.12 mm² 2.9 x 2.8
  • High-Drive Mode:
    • GBW (G = 100): 120 MHz
    • Slew Rate: 115 V/µs
    • 16-Bit Settling at 4-V Step: 280 ns
    • Low Voltage Noise: 2.5 nV/√Hz at 10 kHz
    • Low Output Impedance: 1 Ω at 1 MHz
    • Offset Voltage: ±100 µV (max)
    • Offset Voltage Drift: ±3 µV/ºC (max)
    • LowQuiescent Current: 2 mA (typ)
  • Low-Power Mode:
    • GBW: 1 MHz
    • Low Quiescent Current: 270 µA (typ)
  • Power-Scalable Features:
    • Ultrafast Transition from Low-Power to High-Drive Mode: 170 ns
  • High AC and DC Precision:
    • Low Distortion: –122 dBc for HD2 and –140 dBc for HD3 at 100 kHz
    • Input Common-Mode Range Includes Negative Rail
    • Rail-to-Rail Output
    • Wide Temperature Range: Fully Specified from –40°C to +125°C
  • High-Drive Mode:
    • GBW (G = 100): 120 MHz
    • Slew Rate: 115 V/µs
    • 16-Bit Settling at 4-V Step: 280 ns
    • Low Voltage Noise: 2.5 nV/√Hz at 10 kHz
    • Low Output Impedance: 1 Ω at 1 MHz
    • Offset Voltage: ±100 µV (max)
    • Offset Voltage Drift: ±3 µV/ºC (max)
    • LowQuiescent Current: 2 mA (typ)
  • Low-Power Mode:
    • GBW: 1 MHz
    • Low Quiescent Current: 270 µA (typ)
  • Power-Scalable Features:
    • Ultrafast Transition from Low-Power to High-Drive Mode: 170 ns
  • High AC and DC Precision:
    • Low Distortion: –122 dBc for HD2 and –140 dBc for HD3 at 100 kHz
    • Input Common-Mode Range Includes Negative Rail
    • Rail-to-Rail Output
    • Wide Temperature Range: Fully Specified from –40°C to +125°C

The OPAx625 family of operational amplifiers are excellent 16-bit and 18-bit, SAR ADC drivers that are high precision with low THD and noise allow for a unique power-scalable solution. This family of devices is fully characterized and specified with a 16-bit settling time of 280 ns that enables a true 16-bit effective number of bits (ENOB). Along with a high dc precision of only 100 µV offset voltage, a wide gain-bandwidth product of 120 MHz, a low wideband noise of 2.5 nV/√Hz, this family is optimized for driving high-throughput, high-resolution SAR ADCs, such as the ADS88xx family of SAR ADCs.

The OPAx625 features two operating modes: high-drive and low-power. In the innovative low-power mode, the OPAx625 tracks the input signal allowing the OPAx625 to transition from low-power mode to high-drive mode at 16-bit ENOB within 170 ns.

The OPAx625 family is available in 6-pin SOT and 10-pin VSSOP packages and is specified for operation from –40°C to +125°C.

The OPAx625 family of operational amplifiers are excellent 16-bit and 18-bit, SAR ADC drivers that are high precision with low THD and noise allow for a unique power-scalable solution. This family of devices is fully characterized and specified with a 16-bit settling time of 280 ns that enables a true 16-bit effective number of bits (ENOB). Along with a high dc precision of only 100 µV offset voltage, a wide gain-bandwidth product of 120 MHz, a low wideband noise of 2.5 nV/√Hz, this family is optimized for driving high-throughput, high-resolution SAR ADCs, such as the ADS88xx family of SAR ADCs.

The OPAx625 features two operating modes: high-drive and low-power. In the innovative low-power mode, the OPAx625 tracks the input signal allowing the OPAx625 to transition from low-power mode to high-drive mode at 16-bit ENOB within 170 ns.

The OPAx625 family is available in 6-pin SOT and 10-pin VSSOP packages and is specified for operation from –40°C to +125°C.
filter 尋找其它 高速運算放大器 (GBW ≥ 50 MHz)
下載 觀看有字幕稿的影片 影片

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 5
重要文件 類型 標題 格式選項 日期
* Data sheet OPAx625 High-Bandwidth, High-Precision, Low THD+N, 16-Bit and 18-Bit Analog-to-Digital Converter (ADC) Drivers datasheet (Rev. A) PDF | HTML 2015年 4月 20日
Application brief Dual Bipolar Power-Supply Considerations for Amplifiers 2017年 8月 1日
E-book The Signal e-book: A compendium of blog posts on op amp design topics 2017年 3月 28日
E-book Analog Engineer’s Pocket Reference Guide Fifth Edition (Rev. D) PDF | HTML 2014年 9月 30日
Application note Noise Analysis for High Speed Op Amps (Rev. A) 2005年 1月 17日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

ADS9120EVM-PDK — ADS9120 16 位元 2.5 MSPS、15.5mW SAR ADC EVM 性能展示套件 (PDK)

ADS9120 評估模組 (EVM) 性能展示套件 (PDK) 是用於評估 ADS9120 連續近似暫存器類比轉數位轉換器 (SAR ADC) 效能的平台。ADS9120EVM-PDK 包含 ADS9120 EVM 板、PHI 控制器電路板，以及隨附的電腦軟體，可讓使用者透過通用序列匯流排 (USB) 與 ADC 通訊、擷取資料，以及執行資料分析。

使用指南: PDF
TI.com 無法提供
模擬型號

OPA625 PSpice Model (Rev. B)

SBOM937B.ZIP (161 KB) - PSpice Model
下載
模擬型號

OPA625 TINA-TI Reference Design (Rev. A)

SBOM936A.TSC (340 KB) - TINA-TI Reference Design
下載
模擬型號

OPA625 TINA-TI Spice Model (Rev. A)

SBOM935A.ZIP (10 KB) - TINA-TI Spice Model
下載
計算工具

ANALOG-ENGINEER-CALC — PC software analog engineer's calculator

The analog engineer’s calculator is designed to speed up many of the repetitive calculations that analog circuit design engineers use on a regular basis. This PC-based tool provides a graphical interface with a list of various common calculations ranging from setting operational-amplifier (...)

支援產品和硬體

支援產品和硬體
啟動 下載
計算工具

VOLT-DIVIDER-CALC — Voltage divider calculation tool

The voltage divider calculation tool (VOLT-DIVIDER-CALC) quickly determines a set of resistors for a voltage divider. This KnowledgeBase JavaScript utility can be used to find a set of resistors for a voltage divider to achieve the desired output voltage. VOLT-DIVIDER-CALC can also be used to (...)
立即進行設計
模擬工具

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

PSpice® for TI 是有助於評估類比電路功能的設計和模擬環境。這款全功能設計和模擬套件使用 Cadence® 的類比分析引擎。PSpice for TI 包括業界最大的模型庫之一，涵蓋我們的類比和電源產品組合，以及特定類比行為模型，且使用無需支付費用。

PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前，建立完整的終端設備設計和解決方案原型，進而縮短上市時間並降低開發成本。 

在 PSpice for TI 設計與模擬工具中，您可以搜尋 TI (...)
要求
模擬工具

TINA-TI — 基於 SPICE 的類比模擬程式

TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
使用指南: PDF
View Options
參考設計

TIDA-01056 — 最小化 EMI 的同時最佳化電源供應效率的 20 位元 1MSPS DAQ 參考設計

此高效能資料採集 (DAQ) 系統參考設計可將功率級最佳化，以使用 LMS3635-Q1 降壓轉換器降低功耗，並將切換穩壓器 EMI 的影響降到最低。  相較於 LM53635 降壓轉換器，此參考設計在最輕負載電流下的效率提高 7.2%，達到 125.25dB SFDR、99dB SNR 和 16.1ENOB。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01054 — 用於消除高效能 DAQ 系統中的 EMI 影響的多軌電源參考設計

TIDA-01054 參考設計藉由 LM53635 降壓轉換器，有助於消除 EMI 對大於 16 位元資料擷取 (DAQ) 系統的性能影響。降壓轉換器可讓設計人員將電源解決方案放置於靠近訊號路徑的位置，同時避免 EMI 雜訊劣化，並節省電路板空間。此設計使用 20 位元、1-MSPS SAR ADC，可實現 100.13dB 的系統 SNR 性能，幾乎可與使用外部電源時的 100.14dB SNR 性能相當。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01055 — 適用於高效能 DAQ 系統的 ADC 電壓參考緩衝器最佳化參考設計

高效能 DAQ 系統的 TIDA-01055 參考設計可將 ADC 參考緩衝器最佳化，以 TI OPA837 高速運算放大器提升 SNR 性能並減少功耗。此裝置用於複合緩衝器配置，相較於傳統運算放大器，可提供 22% 的電源改善。具備整合式緩衝器的電壓參考來源通常缺乏在高通道數系統中實現最佳化性能所需的驅動強度。  此參考設計可驅動多個 ADC，並使用 18 位元、2MSPS SAR ADC 實現 15.77 位元的系統 ENOB。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01057 — 將真正 10Vpp 差分輸入的訊號動態範圍最大化至 20 位元 ADC 的參考設計

此參考設計專為高效能資料擷取 (DAQ) 系統而設計，可改善 20 位元差動輸入 ADC 的動態範圍。許多 DAQ 系統都需要廣泛 FSR（全刻度範圍）的量測能力，才能獲得足夠的訊號動態範圍。早期許多 SAR ADC 參考設計都使用 THS4551 FDA（全差動放大器）。然而，THS4551 的最大電源限制為 5.4V，不足以實現真正的 10Vpp 差動輸出 (10V FSR)，而這正是最大化具有 5V 參考的 SAR ADC 動態範圍所必需的。此參考設計透過實作 TI 最新的 THS4561 FDA，探索真正 10Vpp 差動輸出的優點，THS4561 FDA 的最大電源為 (...)
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01051 — 針對自動測試設備最佳化 FPGA 利用率和數據處理能力的參考設計

TIDA-01051 參考設計用於展示極高通道數資料擷取 (DAQ) 系統（例如自動測試設備 ATE 中使用的系統）在通道密度、整合度、功耗、時脈分配及訊號鏈效能方面的最佳化成果。透過使用串聯器（例如 TI 的 DS90C383B），將多個同時取樣的 ADC 輸出合併為數條 LVDS 線路，可大幅減少主控 FPGA 所需處理的針腳數量。  因此，單一 FPGA 可處理的 DAQ 通道數量將大幅增加，同時大幅簡化電路板佈線的複雜度。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01053 — 適用於高動態範圍儀器，具最佳化 THD、雜訊和 SNR 的 ADC 驅動器參考設計

TIDA-01053 是一款 ADC 驅動器參考設計，可為高動態範圍儀器最佳化 THD、雜訊與全系統 SNR。ADC 輸入端的高容性特性為驅動器設計與元件選型帶來獨特挑戰，需同時確保系統穩定性、低雜訊、高電流驅動能力與低諧波失真性能。本參考設計旨在突顯使用全差動放大器或雙單端放大器驅動 ADC 時的性能優勢。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01050 — 適用於 18 位元 SAR 資料轉換器的最佳化類比前端 DAQ 系統參考設計

TIDA-01050 參考設計旨在改善通常與自動測試設備相關的整合、功耗、性能和時脈問題。此設計適用於任何 ATE 系統，但最適用於需要大量輸入通道的系統。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01052 — 使用負電源輸入改進全幅 THD 的 ADC 驅動器參考設計

TIDA-01052 參考設計旨在突顯在類比前端驅動器放大器上使用負電壓軌而非接地時所出現的系統性能提升。此概念與所有類比前端相關，但此設計主要針對自動測試設備。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-00732 — 可實現最大 SNR 和採樣率的 18 位元 2 MSPS 隔離式資料採集參考設計

本「可實現最大 SNR 和取樣率的 18 位元、2Msps 隔離式資料採集參考設計」說明如何克服隔離式資料擷取系統設計中典型的性能限制挑戰：
  • 透過將數位隔離器帶來的傳播延遲降到最低，將取樣率最大化
  • 透過有效緩解數位隔離器所帶來的 ADC 取樣時脈抖動，將高頻率 AC 訊號鏈性能 (SNR) 最大化
Design guide: PDF
電路圖: PDF
參考設計

TIPD169 — 16 位元 1 MSPS 多工處理資料採集參考設計

This design is for a 16-bit 1MSPS single-ended, multiplexed data acquisition system (DAQ) for dc inputs. The system is composed of a 16-bit successive-approximation-register (SAR) analog-to-digital converter (ADC), SAR ADC driver, reference driver, and multiplexer. The design shows the process to (...)
Design guide: PDF
電路圖: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
SOT-23 (DBV) 6 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片