ADS54J40
- 14-bit resolution, dual-channel, 1-GSPS ADC
- Noise floor: –158 dBFS/Hz
- Spectral performance (fIN = 170 MHz at –1 dBFS):
- SNR: 69.0 dBFS
- NSD: –155.9 dBFS/Hz
- SFDR: 86 dBc (Including Interleaving Tones)
- SFDR: 89 dBc (Except HD2, HD3, and interleaving tones)
- Spectral performance (fIN = 350 MHz at –1 dBFS):
- SNR: 66.3 dBFS
- NSD: –153.3 dBFS/Hz
- SFDR: 75 dBc
- SFDR: 85 dBc (except HD2, HD3, and interleaving tones)
- Channel isolation: 100 dBc at fIN = 170 MHz
- Input full-scale: 1.9 VPP
- Input bandwidth (3 dB): 1.2 GHz
- On-chip dither
- Integrated wideband DDC block
- JESD204B interface with subclass 1 support:
- 2 lanes per ADC at 10.0 Gbps
- 4 lanes per ADC at 5.0 Gbps
- Support for multi-chip synchronization
- Power dissipation: 1.35 W/ch at 1 GSPS
- Package: 72-pin VQFNP (10 mm × 10 mm)
The ADS54J40 is a low-power, wide-bandwidth, 14-bit, 1.0-GSPS, dual-channel, analog-to-digital converter (ADC). Designed for high signal-to-noise ratio (SNR), the device delivers a noise floor of –158 dBFS/Hz for applications aiming for highest dynamic range over a wide instantaneous bandwidth. The device supports the JESD204B serial interface with data rates up to 10.0 Gbps, supporting two or four lanes per ADC. The buffered analog input provides uniform input impedance across a wide frequency range and minimizes sample-and-hold glitch energy. Each ADC channel optionally can be connected to a wideband digital down-converter (DDC) block. The ADS54J40 provides excellent spurious-free dynamic range (SFDR) over a large input frequency range with very low power consumption.
The JESD204B interface reduces the number of interface lines, allowing high system integration density. An internal phase-locked loop (PLL) multiplies the ADC sampling clock to derive the bit clock that is used to serialize the 14-bit data from each channel.
spacer
spacer
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | ADS54J40 Dual-Channel, 14-Bit, 1.0-GSPS Analog-to-Digital Converter datasheet (Rev. C) | PDF | HTML | 2018/1/9 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
ADS54J40EVM — ADS54J40 雙通道、14 位元 1.0-GSPS 類比轉數位轉換器評估模組
ADS54J40EVM 是一種評估模組 (EVM)，可用於評估德州儀器 (TI) 的 ADS54J40 和 LMK04828 時鐘抖動清除器。ADS54J40 是一款低功耗、14 位元、1-GSPS 類比轉數位轉換器 (ADC)，擁有具備 JESD204B 介面的緩衝類比輸入和輸出。此 EVM 具有變壓器耦合類比輸入，可適應廣泛的訊號來源和頻率。LMK04828 為完整的 JESD204B 子類 1 計時解決方案，提供超低抖動和相位雜訊 ADC 取樣時鐘，以及系統參考時鐘和裝置取樣時鐘。
ADS54J40EVM 經由高速 FMC+接頭直接連接到 TSW14J56EVM (...)
TI204C-IP — Request for JESD204 rapid design IP
JESD204 快速設計 IP 被設計用於幫助 FPGA 工程師快速實現可運作的 JESD204 系統，從而加速開發過程。該 IP 的架構設計使得下游數位處理和其他應用邏輯能夠隔離於 JESD204 通訊協定的大多數性能和時序關鍵約束之外。該 IP 能夠幫助設計人員減少韌體開發時間並簡化 FPGA 的整合。
JESD204 快速設計 IP 無需權利金，用於 TI 高速資料轉換器。TI 將協助使用者配置初始連結，針對特定 FPGA 平台與 TI 資料轉換器 JMODE 之間的使用進行自訂。TI 將在 IP 測試完成並準備部署後，透過安全下載連結提供 IP。
JESD204 快速設計 IP 支援下列 (...)
DATACONVERTERPRO-SW — 高速資料轉換器 Pro GUI 安裝程式，v5.31
這款高速資料轉換器專業 GUI 是一款 PC（與 Windows® XP/7/10 相容）程式，旨在協助評估大多數 TI 高速資料轉換器 [類比轉數位轉換器 (ADC) 和數位轉類比轉換器 (DAC)] 和類比前端 (AFE) 平台。DATACONVERTERPRO-SW 旨在支援整個 TSW14xxx 系列資料擷取和模式產生卡，為時域和頻域中的資料轉換器分析提供強大且快速的解決方案，並支援單音、多音和調變訊號。此 GUI 也與 TI 模式產生 GUI 相容，可快速合成單音、多音和調變訊號。
使用者可以向 DATACONVERTERPRO-SW 提供自訂模式，以載入到 TI DAC。支援從 (...)
SLAC594 — ADS54Jxx EVM GUI
ANALOG-ENGINEER-CALC — PC software analog engineer's calculator
類比工程師的計算機旨在加速類比電路設計工程師定期使用的許多重複計算。此基於 PC 的工具提供圖形介面，列出各種常見計算，從使用回饋電阻器設定運算放大器增益到選擇適當的電路設計元件以穩定類比數位轉換器 (ADC) 驅動緩衝電路。
除了作為獨立工具使用外，此計算機還與類比工程師口袋參考中描述的概念相得益彰。
TIDA-01378 — 適用於上行 DOCSIS 3.1 應用的寬頻接收器參考設計
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VQFNP (RMP) | 72 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。