产品详情

Function Cascaded PLLs Number of outputs 5 RMS jitter (fs) 150 Output frequency (min) (MHz) 0.35 Output frequency (max) (MHz) 1570 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Features Integrated VCO Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
Function Cascaded PLLs Number of outputs 5 RMS jitter (fs) 150 Output frequency (min) (MHz) 0.35 Output frequency (max) (MHz) 1570 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVPECL Supply voltage (min) (V) 3.15 Supply voltage (max) (V) 3.45 Features Integrated VCO Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
WQFN (RHS) 48 49 mm² 7 x 7

  • Cascaded PLLatinum PLL Architecture
  • PLL1
  • Phase detector rate of up to 40 MHz
  • Integrated Low-Noise Crystal Oscillator Circuit
  • Dual redundant input reference clock with LOS
  • PLL2
  • Normalized [1 Hz] PLL noise floor of -224 dBc/Hz
  • Phase detector rate up to 100 MHz
  • Input frequency-doubler
  • Integrated Low-Noise VCO
  • Ultra-Low RMS Jitter Performance
  • 150 fs RMS jitter (12 kHz – 20 MHz)
  • 200 fs RMS jitter (100 Hz – 20 MHz)
  • LVPECL/2VPECL, LVDS, and LVCMOS outputs
  • Support clock rates up to 1080 MHz
  • Default Clock Output (CLKout2) at power up
  • Five dedicated channel divider and delay blocks
  • Pin compatible family of clocking devices
  • Industrial Temperature Range: -40 to 85 °C
  • 3.15 V to 3.45 V operation
  • Package: 48 pin LLP (7.0 x 7.0 x 0.8 mm)

  • Target Applications

  • Data Converter Clocking
  • Wireless Infrastructure
  • Networking, SONET/SDH, DSLAM
  • Medical
  • Military / Aerospace
  • Test and Measurement
  • Video

  • Cascaded PLLatinum PLL Architecture
  • PLL1
  • Phase detector rate of up to 40 MHz
  • Integrated Low-Noise Crystal Oscillator Circuit
  • Dual redundant input reference clock with LOS
  • PLL2
  • Normalized [1 Hz] PLL noise floor of -224 dBc/Hz
  • Phase detector rate up to 100 MHz
  • Input frequency-doubler
  • Integrated Low-Noise VCO
  • Ultra-Low RMS Jitter Performance
  • 150 fs RMS jitter (12 kHz – 20 MHz)
  • 200 fs RMS jitter (100 Hz – 20 MHz)
  • LVPECL/2VPECL, LVDS, and LVCMOS outputs
  • Support clock rates up to 1080 MHz
  • Default Clock Output (CLKout2) at power up
  • Five dedicated channel divider and delay blocks
  • Pin compatible family of clocking devices
  • Industrial Temperature Range: -40 to 85 °C
  • 3.15 V to 3.45 V operation
  • Package: 48 pin LLP (7.0 x 7.0 x 0.8 mm)

  • Target Applications

  • Data Converter Clocking
  • Wireless Infrastructure
  • Networking, SONET/SDH, DSLAM
  • Medical
  • Military / Aerospace
  • Test and Measurement
  • Video

  • The LMK04000 family of precision clock conditioners provides low-noise jitter cleaning, clock multiplication and distribution without the need for high-performance voltage controlled crystal oscillators (VCXO) module. Using a cascaded PLLatinum architecture combined with an external crystal and varactor diode, the LMK04000 family provides sub-200 femtosecond (fs) root mean square (RMS) jitter performance.

    The cascaded architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides a low-noise jitter cleaner function while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or use the integrated crystal oscillator with an external crystal and a varactor diode. When used with a very narrow loop bandwidth, PLL1 uses the superior close-in phase noise (offsets below 50 kHz) of the VCXO module or the crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or crystal used in PLL1.

    The LMK04000 family features dual redundant inputs, five differential outputs, and an optional default-clock upon power up. The input block is equipped with loss of signal detection and automatic or manual selection of the reference clock. Each clock output consists of a programmable divider, a phase synchronization circuit, a programmable delay, and an LVDS, LVPECL, or LVCMOS output buffer. The default startup clock is available on CLKout2 and it can be used to provide an initial clock for the field-programmable gate array (FPGA) or microcontroller that programs the jitter cleaner during the system power up sequence.


    The LMK04000 family of precision clock conditioners provides low-noise jitter cleaning, clock multiplication and distribution without the need for high-performance voltage controlled crystal oscillators (VCXO) module. Using a cascaded PLLatinum architecture combined with an external crystal and varactor diode, the LMK04000 family provides sub-200 femtosecond (fs) root mean square (RMS) jitter performance.

    The cascaded architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides a low-noise jitter cleaner function while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or use the integrated crystal oscillator with an external crystal and a varactor diode. When used with a very narrow loop bandwidth, PLL1 uses the superior close-in phase noise (offsets below 50 kHz) of the VCXO module or the crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or crystal used in PLL1.

    The LMK04000 family features dual redundant inputs, five differential outputs, and an optional default-clock upon power up. The input block is equipped with loss of signal detection and automatic or manual selection of the reference clock. Each clock output consists of a programmable divider, a phase synchronization circuit, a programmable delay, and an LVDS, LVPECL, or LVCMOS output buffer. The default startup clock is available on CLKout2 and it can be used to provide an initial clock for the field-programmable gate array (FPGA) or microcontroller that programs the jitter cleaner during the system power up sequence.


    下载 观看带字幕的视频 视频

    您可能感兴趣的相似产品

    open-in-new 比较替代产品
    功能与比较器件相似
    LMK01000 正在供货 具有 3 个 LVDS 和 5 个 LVPECL 输出的 1.6GHz 高性能时钟缓冲器、分频器和分配器 LMK04808( it has additional features and better performance)

    技术文档

    star =有关此产品的 TI 精选热门文档
    未找到结果。请清除搜索并重试。
    查看全部 11
    类型 标题 下载最新的英语版本 日期
    * 数据表 LMK04000 Family Low-Noise Clock Jitter Cleaner with Cascaded PLLs 数据表 (Rev. J) 2011年 9月 19日
    用户指南 LMK040xx Evaluation Board User's Guide (Rev. B) 2015年 1月 8日
    应用手册 AN-1734 Using the LMK03000C to Clean Recovered Clocks (Rev. B) 2013年 4月 26日
    应用手册 AN-1821 CPRI Repeater System (Rev. A) 2013年 4月 26日
    应用手册 AN-1865 Frequency Synthesis and Planning for PLL Architectures (Rev. C) 2013年 4月 26日
    应用手册 AN-1910 LMK04000 Family Phase Noise Characterization (Rev. A) 2013年 4月 26日
    应用手册 AN-1939 Crystal Based Oscillator Design with the LMK04000 Family (Rev. A) 2013年 4月 26日
    应用手册 Phase Synchronization with Multiple Devices and Frequencies (Rev. A) 2013年 4月 26日
    应用手册 App Note 1939 Crystal Based Oscillator Design with LMK04000 Family 下载最新的英文版本 (Rev.A) 2009年 3月 13日
    应用手册 Application Note 1910 LMK04000 Family Phase Noise Characterization (cn) 下载最新的英文版本 (Rev.A) 2009年 1月 15日
    设计指南 Clock Conditioner Owner's Manual 2006年 11月 10日

    设计和开发

    如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

    软件编程工具

    CODELOADER CodeLoader Device Register Programming v4.19.0

    The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.

    Which software do I use?

    Product

    (...)

    lock = 需要出口许可(1 分钟)
    支持的产品和硬件

    支持的产品和硬件

    产品
    时钟发生器
    LMK02000 具有集成 PLL 和 3 个 LVDS/5 个 LVPECL 输出的 1 至 800MHz 精密时钟分配器 LMK02002 具有集成 PLL 和 4 个 LVPECL 输出的 1 至 800MHz 精密时钟分配器 LMK03000 具有集成 VCO 的 1185 至 1296MHz、800fs RMS 抖动、精密时钟调节器 LMK03001 具有集成 VCO 的 1470 至 1570MHz、800FS RMS 抖动、精密时钟调节器 LMK03002 具有集成 VCO 的 1566 至 1724MHz、800FS RMS 抖动、精密时钟调节器 LMK03033 具有集成 VCO 的 1843 至 2160MHz、800FS RMS 抖动、精密时钟调节器 LMK03200 具有集成 VCO 的精密 0 延迟时钟调节器 LMK03806 具有 14 路输出的超低抖动时钟发生器
    射频 PLL 与合成器
    LMX2430 用于射频个人通信的 3.0GHz/0.8GHz PLLatinum 双路高频合成器 LMX2433 用于射频个人通信的 3.6GHz/1.7GHz PLLatinum 双路高频合成器 LMX2434 用于射频个人通信的 5.0GHz/2.5GHz PLLatinum 低功耗双路频率合成器 LMX2470 具有 800MHz 整数 N PLL 的 2.6GHz Δ-Σ 分数 N PLL LMX2485 用于射频个人通信的 500MHz 至 3GHz Δ-Σ 低功耗双路 PLL LMX2485E 用于射频个人通信的 50MHz 至 3GHz Δ-Σ 低功耗双通道 PLL LMX2485Q-Q1 500MHz 至 3GHz 汽车类 Δ-Σ 低功耗双通道 PLL LMX2486 用于射频个人通信的 1GHz 至 4.5GHz Δ-Σ 低功耗双路 PLL LMX2487 具有 3.0GHz 整数 PLL 的 1 至 6GHz Δ-Σ 低功耗双路 PLLatinum 频率合成器 LMX2487E 用于射频个人通信的 3GHz 至 7.5GHz Δ-Σ 低功耗双路 PLL LMX2502 具有集成 VCO 的频率合成器系统 LMX2522 具有集成 VCO 的 PLLatinum 双路频率合成器系统 LMX2531 具有集成 VCO 的高性能频率合成器系统 LMX2541 具有集成 VCO 的超低噪声 PLLatinum 频率合成器 LMX2581 具有集成 VCO 的 3.76GHz 宽带频率合成器
    时钟抖动清除器和同步器
    LMK04000 具有级联 PLL 的精密时钟调节器低噪声时钟抖动消除器 LMK04001 具有 1430MHz 至 1570MHz VCO 的低噪声抖动消除器:3 路输出用于 2VPEC/LVPEC+4 路输出用于 LVCMOS LMK04002 具有 1600MHz 至 1750MHz VCO 的低噪声抖动消除器:3 路输出用于 2VPEC/LVPEC+4 路输出用于 LVCMOS LMK04010 具有 1185 至 1296MHz VCO 的低噪声抖动消除器:5 路输出用于 2VPEC/LVPEC LMK04011 具有 1430 至 1570MHz VCO 的低噪声抖动消除器:5 路输出用于 2VPEC/LVPEC LMK04031 具有 1430MHz 至 1570MHz VCO 的低噪声抖动消除器:2 路输出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04033 具有 1840MHz 至 2160MHz VCO 的低噪声抖动消除器:2 路输出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04100 具有级联 PLL 的精密时钟调节器时钟抖动消除器 LMK04101 具有集成式 1430MHz 至 1570MHz VCO 的抖动消除器:3 路输出用于 2VPEC/LVPEC+4 路输出用于 LVCMOS LMK04102 具有集成式 1600MHz 至 1750MHz VCO 的抖动消除器:3 路输出用于 2VPEC/LVPEC+4 路输出用于 LVCMOS LMK04110 具有集成式 1185MHz 至 1296MHz VCO 的抖动消除器:5 路输出用于 2VPEC/LVPEC LMK04111 具有集成式 1430MHz 至 1570MHz VCO 的抖动消除器:5 路输出用于 2VPEC/LVPEC LMK04131 具有集成式 1430MHz 至 1570MHz VCO 的抖动消除器:2 路输出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04133 具有集成式 1840MHz 至 2160MHz VCO 的抖动消除器:2 路输出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04208 具有 6 个可编程输出的超低噪声时钟抖动消除器 LMK04228 具有双环 PLL 的超低噪声时钟抖动消除器 LMK04806 具有双级联 PLL 和集成式 2.5GHz VCO 的低噪声时钟抖动消除器 LMK04808 具有双环路 PLL 和集成式 2.9GHz VCO 的低噪声时钟抖动消除器 LMK04816 具有双环 PLL 的三输入低噪声时钟抖动消除器 LMK04821 支持 JESD204B 的超低抖动合成器和抖动消除器 LMK04826 具有集成式 1840 至 1970MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器 LMK04906 带 6 路可编程输出的超低噪声时钟抖动消除器/倍频器
    时钟缓冲器
    LMK01000 具有 3 个 LVDS 和 5 个 LVPECL 输出的 1.6GHz 高性能时钟缓冲器、分频器和分配器 LMK01010 具有 8 个 LVDS 输出的 1.6GHz 高性能时钟缓冲器、分频器和分配器 LMK01020 具有 8 个 LVPECL 输出的 1.6GHz 高性能时钟缓冲器、分频器和分配器 LMK01801 双通道时钟分配
    硬件开发
    评估板
    LMK00301EVAL LMK00301 评估板 LMK01000EVAL 1.6 GHz 低噪声时钟缓冲器、除法器和分配器 LMK03000CEVAL 具有集成 VCO (1185 - 1296 MHz) 的精密时钟调节器 LMK03001CEVAL 具有集成 VCO (1470 - 1570 MHz) 的精密时钟调节器 LMK03002CEVAL 具有集成 VCO (1566 - 1724 MHz) 的精密时钟调节器 LMK03033CEVAL 具有集成 VCO (1843 - 2160 MHz) 的精密时钟调节器 LMK03200EVAL 具有集成 VCO 的 LMK03200 系列精密 0 延迟时钟调节器评估板 LMK03806BEVAL LMK03806B 评估板 LMK04000BEVAL 具有级联 PLL 和集成 1.2 GHz VCO 的时钟抖动消除器(LVPECL LVCMOS 输出) LMX25311226EVAL 具有集成 VCO 的高性能频率合成器系统(592MHz 至 634MHz,1184MHz 至 1268MHz)
    支持软件

    CLOCKDESIGNTOOL Clock Design Tool Software

    The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)

    支持的产品和硬件

    支持的产品和硬件

    产品
    时钟发生器
    LMK02000 具有集成 PLL 和 3 个 LVDS/5 个 LVPECL 输出的 1 至 800MHz 精密时钟分配器 LMK02002 具有集成 PLL 和 4 个 LVPECL 输出的 1 至 800MHz 精密时钟分配器 LMK03000 具有集成 VCO 的 1185 至 1296MHz、800fs RMS 抖动、精密时钟调节器 LMK03001 具有集成 VCO 的 1470 至 1570MHz、800FS RMS 抖动、精密时钟调节器 LMK03002 具有集成 VCO 的 1566 至 1724MHz、800FS RMS 抖动、精密时钟调节器 LMK03033 具有集成 VCO 的 1843 至 2160MHz、800FS RMS 抖动、精密时钟调节器 LMK03200 具有集成 VCO 的精密 0 延迟时钟调节器 LMK03806 具有 14 路输出的超低抖动时钟发生器
    射频 PLL 与合成器
    LMX2430 用于射频个人通信的 3.0GHz/0.8GHz PLLatinum 双路高频合成器 LMX2433 用于射频个人通信的 3.6GHz/1.7GHz PLLatinum 双路高频合成器 LMX2434 用于射频个人通信的 5.0GHz/2.5GHz PLLatinum 低功耗双路频率合成器 LMX2485 用于射频个人通信的 500MHz 至 3GHz Δ-Σ 低功耗双路 PLL LMX2485E 用于射频个人通信的 50MHz 至 3GHz Δ-Σ 低功耗双通道 PLL LMX2485Q-Q1 500MHz 至 3GHz 汽车类 Δ-Σ 低功耗双通道 PLL LMX2486 用于射频个人通信的 1GHz 至 4.5GHz Δ-Σ 低功耗双路 PLL LMX2487 具有 3.0GHz 整数 PLL 的 1 至 6GHz Δ-Σ 低功耗双路 PLLatinum 频率合成器 LMX2487E 用于射频个人通信的 3GHz 至 7.5GHz Δ-Σ 低功耗双路 PLL LMX2531 具有集成 VCO 的高性能频率合成器系统 LMX2541 具有集成 VCO 的超低噪声 PLLatinum 频率合成器 LMX2581 具有集成 VCO 的 3.76GHz 宽带频率合成器
    时钟抖动清除器和同步器
    LMK04000 具有级联 PLL 的精密时钟调节器低噪声时钟抖动消除器 LMK04001 具有 1430MHz 至 1570MHz VCO 的低噪声抖动消除器:3 路输出用于 2VPEC/LVPEC+4 路输出用于 LVCMOS LMK04002 具有 1600MHz 至 1750MHz VCO 的低噪声抖动消除器:3 路输出用于 2VPEC/LVPEC+4 路输出用于 LVCMOS LMK04010 具有 1185 至 1296MHz VCO 的低噪声抖动消除器:5 路输出用于 2VPEC/LVPEC LMK04011 具有 1430 至 1570MHz VCO 的低噪声抖动消除器:5 路输出用于 2VPEC/LVPEC LMK04031 具有 1430MHz 至 1570MHz VCO 的低噪声抖动消除器:2 路输出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04033 具有 1840MHz 至 2160MHz VCO 的低噪声抖动消除器:2 路输出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04100 具有级联 PLL 的精密时钟调节器时钟抖动消除器 LMK04101 具有集成式 1430MHz 至 1570MHz VCO 的抖动消除器:3 路输出用于 2VPEC/LVPEC+4 路输出用于 LVCMOS LMK04102 具有集成式 1600MHz 至 1750MHz VCO 的抖动消除器:3 路输出用于 2VPEC/LVPEC+4 路输出用于 LVCMOS LMK04110 具有集成式 1185MHz 至 1296MHz VCO 的抖动消除器:5 路输出用于 2VPEC/LVPEC LMK04111 具有集成式 1430MHz 至 1570MHz VCO 的抖动消除器:5 路输出用于 2VPEC/LVPEC LMK04131 具有集成式 1430MHz 至 1570MHz VCO 的抖动消除器:2 路输出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04133 具有集成式 1840MHz 至 2160MHz VCO 的抖动消除器:2 路输出用于 2VPEC/LVPEC+LVDS+LVCMOS LMK04208 具有 6 个可编程输出的超低噪声时钟抖动消除器 LMK04228 具有双环 PLL 的超低噪声时钟抖动消除器 LMK04806 具有双级联 PLL 和集成式 2.5GHz VCO 的低噪声时钟抖动消除器 LMK04808 具有双环路 PLL 和集成式 2.9GHz VCO 的低噪声时钟抖动消除器 LMK04816 具有双环 PLL 的三输入低噪声时钟抖动消除器 LMK04826 具有集成式 1840 至 1970MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器 LMK04828 具有集成式 2370 至 2630MHz VCO0 且符合 JESD204B 标准的超低噪声时钟抖动消除器 LMK04906 带 6 路可编程输出的超低噪声时钟抖动消除器/倍频器
    时钟缓冲器
    LMK00301 3-GHz 10 路输出差动扇出缓冲器/电平转换器 LMK00304 具有 4 个可配置输出的 3.1GHz 差动时钟缓冲器/电平转换器 LMK00306 具有 6 个可配置输出的 3.1GHz 差动时钟缓冲器/电平转换器 LMK00308 具有 8 个可配置输出的 3.1GHz 差动时钟缓冲器/电平转换器 LMK01000 具有 3 个 LVDS 和 5 个 LVPECL 输出的 1.6GHz 高性能时钟缓冲器、分频器和分配器 LMK01010 具有 8 个 LVDS 输出的 1.6GHz 高性能时钟缓冲器、分频器和分配器 LMK01020 具有 8 个 LVPECL 输出的 1.6GHz 高性能时钟缓冲器、分频器和分配器 LMK01801 双通道时钟分配
    设计工具

    CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

    时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
    模拟工具

    PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

    PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

    借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。

    在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
    封装 引脚 下载
    WQFN (RHS) 48 查看选项

    订购和质量

    包含信息:
    • RoHS
    • REACH
    • 器件标识
    • 引脚镀层/焊球材料
    • MSL 等级/回流焊峰值温度
    • MTBF/时基故障估算
    • 材料成分
    • 鉴定摘要
    • 持续可靠性监测
    包含信息:
    • 制造厂地点
    • 封装厂地点

    支持和培训

    视频