ZHCUAN6E October   2022  – May 2025 MSPM0L1105 , MSPM0L1106 , MSPM0L1116 , MSPM0L1117 , MSPM0L1227 , MSPM0L1227-Q1 , MSPM0L1228 , MSPM0L1228-Q1 , MSPM0L1303 , MSPM0L1304 , MSPM0L1304-Q1 , MSPM0L1305 , MSPM0L1305-Q1 , MSPM0L1306 , MSPM0L1306-Q1 , MSPM0L1343 , MSPM0L1344 , MSPM0L1345 , MSPM0L1346 , MSPM0L2227 , MSPM0L2227-Q1 , MSPM0L2228 , MSPM0L2228-Q1

 

  1.   1
  2.   使用前必读
    1.     关于本手册
    2.     命名惯例
    3.     术语表
    4.     相关文档
    5.     支持资源
    6.     商标
  3. 1 架构
    1. 1.1 架构概述
    2. 1.2 总线结构
    3. 1.3 平台存储器映射
      1. 1.3.1 代码区域
      2. 1.3.2 SRAM 区域
      3. 1.3.3 外设区域
      4. 1.3.4 子系统区域
      5. 1.3.5 系统 PPB 区域
    4. 1.4 启动配置
      1. 1.4.1 配置存储器 (NONMAIN)
        1. 1.4.1.1 由 CRC 支持的配置数据
        2. 1.4.1.2 16 位关键字段模式匹配
      2. 1.4.2 引导配置例程 (BCR)
        1. 1.4.2.1 串行线调试相关策略
          1. 1.4.2.1.1 SWD 安全级别 0
          2. 1.4.2.1.2 SWD 安全级别 1
          3. 1.4.2.1.3 SWD 安全级别 2
        2. 1.4.2.2 SWD 批量擦除和恢复出厂设置命令
        3. 1.4.2.3 闪存保护和完整性相关策略
          1. 1.4.2.3.1 锁定应用 (MAIN) 闪存
          2. 1.4.2.3.2 锁定配置 (NONMAIN) 闪存
          3. 1.4.2.3.3 静态写保护 NONMAIN 字段
        4. 1.4.2.4 应用程序 CRC 验证
        5. 1.4.2.5 快速引导
        6. 1.4.2.6 引导加载程序 (BSL) 启用/禁用策略
          1. 1.4.2.6.1 BSL 启用
      3. 1.4.3 引导加载程序 (BSL)
        1. 1.4.3.1 GPIO 调用
        2. 1.4.3.2 引导加载程序 (BSL) 安全策略
          1. 1.4.3.2.1 BSL 访问密码
          2. 1.4.3.2.2 BSL 读取策略
          3. 1.4.3.2.3 BSL 安全警报策略
        3. 1.4.3.3 应用版本
        4. 1.4.3.4 BSL 触发的批量擦除和恢复出厂设置
      4. 1.4.4 NONMAIN 布局类型
      5. 1.4.5 NONMAIN_TYPEA 寄存器
      6. 1.4.6 NONMAIN_TYPEC 寄存器
      7. 1.4.7 NONMAIN_TYPEE 寄存器
    5. 1.5 出厂常量
      1. 1.5.1 FACTORYREGION 寄存器
  4. 2 PMCU
    1. 2.1 PMCU 概述
      1. 2.1.1 电源域
      2. 2.1.2 工作模式
        1. 2.1.2.1 RUN 模式
        2. 2.1.2.2 SLEEP 模式
        3. 2.1.2.3 STOP 模式
        4. 2.1.2.4 STANDBY 模式
        5. 2.1.2.5 SHUTDOWN 模式
        6. 2.1.2.6 不同工作模式下支持的功能
        7. 2.1.2.7 暂停低功耗模式
    2. 2.2 电源管理 (PMU)
      1. 2.2.1 电源
      2. 2.2.2 内核稳压器
      3. 2.2.3 电源监控器
        1. 2.2.3.1 上电复位 (POR)
        2. 2.2.3.2 欠压复位 (BOR)
        3. 2.2.3.3 电源变化期间的 POR 和 BOR 行为
      4. 2.2.4 带隙基准
      5. 2.2.5 用于模拟多路复用器的 VBOOST
      6. 2.2.6 外设启用
        1. 2.2.6.1 低功耗模式下自动禁用外设
    3. 2.3 时钟模块 (CKM)
      1. 2.3.1 振荡器
        1. 2.3.1.1 内部低频振荡器 (LFOSC)
        2. 2.3.1.2 内部系统振荡器 (SYSOSC)
          1. 2.3.1.2.1 SYSOSC 换档
          2. 2.3.1.2.2 SYSOSC 频率和用户修整
          3. 2.3.1.2.3 SYSOSC 频率校正环路
            1. 2.3.1.2.3.1 外部电阻器模式下的 SYSOSC FCL (ROSC)
            2. 2.3.1.2.3.2 内部电阻模式下的 SYSOSC FCL
          4. 2.3.1.2.4 SYSOSC 用户修整过程
          5. 2.3.1.2.5 禁用 SYSOSC
        3. 2.3.1.3 低频晶体振荡器 (LFXT)
        4. 2.3.1.4 LFCLK_IN（数字时钟）
        5. 2.3.1.5 高频晶体振荡器 (HFXT)
        6. 2.3.1.6 HFCLK_IN（数字时钟）
      2. 2.3.2 时钟
        1. 2.3.2.1  MCLK（主时钟）树
        2. 2.3.2.2  CPUCLK（处理器时钟）
        3. 2.3.2.3  ULPCLK（低功耗时钟）
        4. 2.3.2.4  MFCLK（中频时钟）
        5. 2.3.2.5  MFPCLK（中频精密时钟）
        6. 2.3.2.6  LFCLK（低频时钟）
        7. 2.3.2.7  HFCLK（高频外部时钟）
        8. 2.3.2.8  HSCLK（高速时钟）
        9. 2.3.2.9  ADCCLK（ADC 采样周期时钟）
        10. 2.3.2.10 RTCCLK（RTC 时钟）
        11. 2.3.2.11 外部时钟输出 (CLK_OUT)
        12. 2.3.2.12 基础设施的直接时钟连接
      3. 2.3.3 时钟树
        1. 2.3.3.1 外设时钟源选择
      4. 2.3.4 时钟监控器
        1. 2.3.4.1 LFCLK 监测器
        2. 2.3.4.2 MCLK 监测器
        3. 2.3.4.3 启动监视器
          1. 2.3.4.3.1 LFOSC 启动监视器
          2. 2.3.4.3.2 LFXT 启动监视器
          3. 2.3.4.3.3 HFCLK 启动监视器
          4. 2.3.4.3.4 HSCLK 状态
      5. 2.3.5 频率时钟计数器 (FCC)
        1. 2.3.5.1 使用 FCC
        2. 2.3.5.2 FCC 频率计算和精度
    4. 2.4 系统控制器 (SYSCTL)
      1. 2.4.1  复位和器件初始化
        1. 2.4.1.1 复位级别
          1. 2.4.1.1.1 上电复位 (POR) 复位级别
          2. 2.4.1.1.2 欠压复位 (BOR) 复位电平
          3. 2.4.1.1.3 引导复位 (BOOTRST) 复位电平
          4. 2.4.1.1.4 系统复位 (SYSRST) 复位级别
          5. 2.4.1.1.5 仅 CPU 复位 (CPURST) 复位电平
        2. 2.4.1.2 POR 之后的初始条件
        3. 2.4.1.3 NRST 引脚
        4. 2.4.1.4 SWD 引脚
        5. 2.4.1.5 在软件中生成复位
        6. 2.4.1.6 复位原因
        7. 2.4.1.7 外设复位控制
        8. 2.4.1.8 引导失败处理
      2. 2.4.2  选择工作模式
      3. 2.4.3  异步快速时钟请求
      4. 2.4.4  SRAM 写保护
      5. 2.4.5  闪存等待状态
      6. 2.4.6  闪存存储体地址交换
      7. 2.4.7  关断模式处理（如果存在）
      8. 2.4.8  配置锁定
      9. 2.4.9  系统状态
      10. 2.4.10 错误处理
      11. 2.4.11 SYSCTL 事件
        1. 2.4.11.1 CPU 中断事件 (CPU_INT)
        2. 2.4.11.2 不可屏蔽中断事件 (NMI)
    5. 2.5 快速入门参考
      1. 2.5.1 默认器件配置
      2. 2.5.2 利用 MFCLK
      3. 2.5.3 优化 STOP 模式下的功耗
      4. 2.5.4 优化 STANDBY 模式下的功耗
      5. 2.5.5 提高 MCLK 和 ULPCLK 精度
      6. 2.5.6 低功耗模式下的高速时钟（SYSPLL、HFCLK）处理
      7. 2.5.7 通过优化实现最低唤醒延迟
      8. 2.5.8 通过优化在 RUN/SLEEP 模式下实现最低峰值电流
    6. 2.6 SYSCTL 布局类型
    7. 2.7 SYSCTL_TYPEA 寄存器
    8. 2.8 SYSCTL_TYPEB 寄存器
    9. 2.9 SYSCTL_TYPEC 寄存器
  5. 3 CPU
    1. 3.1 概述
    2. 3.2 Arm Cortex-M0+ CPU
      1. 3.2.1 CPU 寄存器文件
      2. 3.2.2 堆栈行为
      3. 3.2.3 执行模式和特权等级
      4. 3.2.4 地址空间和支持的数据大小
    3. 3.3 中断和异常
      1. 3.3.1 外设中断 (IRQ)
        1. 3.3.1.1 嵌套矢量中断控制器 (NVIC)
        2. 3.3.1.2 中断组
        3. 3.3.1.3 唤醒控制器 (WUC)
      2. 3.3.2 中断和异常表
      3. 3.3.3 处理器锁定方案
    4. 3.4 CPU 外设
      1. 3.4.1 系统控制模块 (SCB)
      2. 3.4.2 系统时钟周期计时器 (SysTick)
    5. 3.5 只读存储器 (ROM)
    6. 3.6 CPUSS 寄存器
    7. 3.7 WUC 寄存器
  6. 4 安全
    1. 4.1 概述
      1. 4.1.1 安全启动
      2. 4.1.2 客户安全代码 (CSC)
    2. 4.2 引导和启动序列
      1. 4.2.1 CSC 编程概述
    3. 4.3 安全密钥存储
    4. 4.4 闪存保护
      1. 4.4.1 存储体交换
      2. 4.4.2 写保护
      3. 4.4.3 读取-执行保护
      4. 4.4.4 IP 保护
      5. 4.4.5 数据存储体保护
      6. 4.4.6 硬件单调计数器
    5. 4.5 SRAM 保护
    6. 4.6 SECURITY 寄存器
  7. 5 DMA
    1. 5.1 DMA 概述
    2. 5.2 DMA 操作
      1. 5.2.1  寻址模式
      2. 5.2.2  通道类型
      3. 5.2.3  传输模式
        1. 5.2.3.1 单字或单字节传输
        2. 5.2.3.2 块传输
        3. 5.2.3.3 重复单字或单字节传输
        4. 5.2.3.4 重复块传输
        5. 5.2.3.5 跨步模式
      4. 5.2.4  扩展模式
        1. 5.2.4.1 填充模式
        2. 5.2.4.2 表模式
      5. 5.2.5  初始化 DMA 传输
      6. 5.2.6  停止 DMA 传输
      7. 5.2.7  通道的优先级
      8. 5.2.8  突发块模式
      9. 5.2.9  DMA 与系统中断结合使用
      10. 5.2.10 DMA 控制器中断
      11. 5.2.11 DMA 触发事件状态
      12. 5.2.12 DMA 工作模式支持
        1. 5.2.12.1 在 RUN 模式下传输
        2. 5.2.12.2 在 SLEEP 模式下传输
        3. 5.2.12.3 在 STOP 模式下传输
        4. 5.2.12.4 在 STANDBY 模式下传输
      13. 5.2.13 DMA 地址和数据错误
      14. 5.2.14 中断和事件支持
    3. 5.3 DMA 寄存器
  8. 6 NVM（闪存）
    1. 6.1 NVM 概述
      1. 6.1.1 关键特性
      2. 6.1.2 系统组成部分
      3. 6.1.3 术语
    2. 6.2 闪存存储体结构
      1. 6.2.1 存储体
      2. 6.2.2 闪存区域
      3. 6.2.3 寻址
        1. 6.2.3.1 闪存映射
      4. 6.2.4 存储器组织示例
    3. 6.3 闪存控制器
      1. 6.3.1 闪存控制器命令概述
      2. 6.3.2 NOOP 命令
      3. 6.3.3 PROGRAM 命令
        1. 6.3.3.1 编程位屏蔽行为
        2. 6.3.3.2 编程少于一个闪存字
        3. 6.3.3.3 目标数据对齐（仅限使用单闪存字编程的器件）
        4. 6.3.3.4 目标数据对齐（使用多字编程的器件）
        5. 6.3.3.5 执行 PROGRAM 操作
      4. 6.3.4 ERASE 命令
        1. 6.3.4.1 擦除扇区屏蔽行为
        2. 6.3.4.2 执行 ERASE 操作
      5. 6.3.5 READVERIFY 命令
        1. 6.3.5.1 执行 READVERIFY 操作
      6. 6.3.6 BLANKVERIFY 命令
        1. 6.3.6.1 执行 BLANKVERIFY 操作
      7. 6.3.7 命令诊断
        1. 6.3.7.1 状态命令
        2. 6.3.7.2 地址转换
        3. 6.3.7.3 脉冲计数
      8. 6.3.8 使用存储体 ID、区域 ID 和存储体地址覆盖系统地址
      9. 6.3.9 FLASHCTL 事件
        1. 6.3.9.1 CPU 中断事件发布者
    4. 6.4 写保护
      1. 6.4.1 写保护分辨率
      2. 6.4.2 静态写保护
      3. 6.4.3 动态写保护
        1. 6.4.3.1 为 MAIN 区域配置保护
        2. 6.4.3.2 为 NONMAIN 区域配置保护
    5. 6.5 读取接口
      1. 6.5.1 存储体地址交换
    6. 6.6 FLASHCTL 寄存器
  9. 7 事件
    1. 7.1 事件概述
      1. 7.1.1 事件发布者
      2. 7.1.2 事件订阅者
      3. 7.1.3 事件结构路由
        1. 7.1.3.1 CPU 中断事件路由 (CPU_INT)
        2. 7.1.3.2 DMA 触发事件路由 (DMA_TRIGx)
        3. 7.1.3.3 通用事件路由 (GEN_EVENTx)
      4. 7.1.4 事件路由映射
      5. 7.1.5 事件传播延迟
    2. 7.2 事件操作
      1. 7.2.1 CPU 中断
      2. 7.2.2 DMA 触发
      3. 7.2.3 外设间事件
      4. 7.2.4 扩展的模块说明寄存器
      5. 7.2.5 使用事件寄存器
        1. 7.2.5.1 事件寄存器
        2. 7.2.5.2 配置事件
        3. 7.2.5.3 响应应用软件中的 CPU 中断
        4. 7.2.5.4 硬件事件处理
  10. 8 IOMUX
    1. 8.1 IOMUX 概述
      1. 8.1.1 IO 类型和模拟共享
    2. 8.2 IOMUX 运行
      1. 8.2.1 外设功能 (PF) 分配
      2. 8.2.2 逻辑高电平转换到高阻态
      3. 8.2.3 逻辑反相
      4. 8.2.4 SHUTDOWN 模式唤醒逻辑
      5. 8.2.5 上拉/下拉电阻
      6. 8.2.6 驱动强度控制
      7. 8.2.7 迟滞和逻辑电平控制
    3. 8.3 IOMUX 寄存器
  11. 9 GPIO
    1. 9.1 GPIO 概述
    2. 9.2 GPIO 操作
      1. 9.2.1 GPIO 端口
      2. 9.2.2 GPIO 读取/写入接口
      3. 9.2.3 GPIO 输入干扰滤波和同步
      4. 9.2.4 GPIO 快速唤醒
      5. 9.2.5 GPIO DMA 接口
      6. 9.2.6 事件发布者和订阅者
    3. 9.3 GPIO 寄存器
  12. 10AESADV
    1. 10.1 AESADV 概述
      1. 10.1.1 AESADV 性能
    2. 10.2 AESADV 运行
      1. 10.2.1 加载密钥
      2. 10.2.2 写入输入数据
      3. 10.2.3 读取输出数据
      4. 10.2.4 操作说明
        1. 10.2.4.1 单块操作
        2. 10.2.4.2 电码本 (ECB) 模式
          1. 10.2.4.2.1 ECB 加密
          2. 10.2.4.2.2 ECB 解密
        3. 10.2.4.3 密码分组链接 (CBC) 模式
          1. 10.2.4.3.1 CBC 加密
          2. 10.2.4.3.2 CBC 解密
        4. 10.2.4.4 输出反馈 (OFB) 模式
          1. 10.2.4.4.1 OFB 加密
          2. 10.2.4.4.2 OFB 解密
        5. 10.2.4.5 密码反馈 (CFB) 模式
          1. 10.2.4.5.1 CFB 加密
          2. 10.2.4.5.2 CFB 解密
        6. 10.2.4.6 计数器模式 (CTR)
          1. 10.2.4.6.1 CTR 加密
          2. 10.2.4.6.2 CTR 解密
        7. 10.2.4.7 伽罗瓦计数器模式 (GCM)
          1. 10.2.4.7.1 GHASH 运算
          2. 10.2.4.7.2 GCM 工作模式
            1. 10.2.4.7.2.1 自主 GCM 操作
              1. 10.2.4.7.2.1.1 GMAC
            2. 10.2.4.7.2.2 带有预计算值的 GCM
            3. 10.2.4.7.2.3 带有预计算 H 值且 Y0 加密值强制为零的 GCM 操作
        8. 10.2.4.8 带密码分组链接消息身份验证代码的计数器 (CCM)
          1. 10.2.4.8.1 CCM 操作
      5. 10.2.5 AES 事件
        1. 10.2.5.1 CPU 中断事件发布者 (CPU_EVENT)
        2. 10.2.5.2 DMA 触发事件发布者 (DMA_TRIG_DATAIN)
        3. 10.2.5.3 DMA 触发事件发布者 (DMA_TRIG_DATAOUT)
    3. 10.3 AESADV 寄存器
  13. 11CRC
    1. 11.1 CRC 概述
      1. 11.1.1 CRC16-CCITT
      2. 11.1.2 CRC32-ISO3309
    2. 11.2 CRC 运行
      1. 11.2.1 CRC 生成器实现
      2. 11.2.2 配置
        1. 11.2.2.1 多项式选择
        2. 11.2.2.2 位顺序
        3. 11.2.2.3 字节交换
        4. 11.2.2.4 字节顺序
        5. 11.2.2.5 CRC C 库兼容性
    3. 11.3 CRCP0 寄存器
  14. 12密钥库
    1. 12.1 概述
    2. 12.2 详细说明
    3. 12.3 KEYSTORECTL 寄存器
  15. 13TRNG
    1. 13.1 TRNG 概述
    2. 13.2 TRNG 运行
      1. 13.2.1 TRNG 生成数据路径
      2. 13.2.2 时钟配置和输出速率
      3. 13.2.3 低功耗模式下的行为
      4. 13.2.4 健康检测
        1. 13.2.4.1 数字块启动自检
        2. 13.2.4.2 模拟块启动自检
        3. 13.2.4.3 运行时健康检测
          1. 13.2.4.3.1 重复计数测试
          2. 13.2.4.3.2 自适应比例测试
          3. 13.2.4.3.3 处理运行时运行状况测试失败
      5. 13.2.5 配置
        1. 13.2.5.1 TRNG 状态机
          1. 13.2.5.1.1 更改 TRNG 状态
        2. 13.2.5.2 使用 TRNG
        3. 13.2.5.3 TRNG 事件
          1. 13.2.5.3.1 CPU 中断事件发布者 (CPU_INT)
    3. 13.3 TRNG 寄存器
  16. 14温度传感器
  17. 15ADC
    1. 15.1 ADC 概述
    2. 15.2 ADC 操作
      1. 15.2.1  ADC 内核
      2. 15.2.2  电压基准选项
      3. 15.2.3  通用分辨率模式
      4. 15.2.4  硬件均值计算
      5. 15.2.5  ADC 时钟
      6. 15.2.6  常见的 ADC 用例
      7. 15.2.7  断电行为
      8. 15.2.8  采样触发源和采样模式
        1. 15.2.8.1 自动采样模式
        2. 15.2.8.2 手动采样模式
      9. 15.2.9  采样周期
      10. 15.2.10 转换模式
      11. 15.2.11 数据格式
      12. 15.2.12 高级特性
        1. 15.2.12.1 窗口比较器
        2. 15.2.12.2 DMA 和 FIFO 操作
        3. 15.2.12.3 模拟外设互连
      13. 15.2.13 状态寄存器
      14. 15.2.14 ADC 事件
        1. 15.2.14.1 CPU 中断事件发布者 (CPU_INT)
        2. 15.2.14.2 通用事件发布者 (GEN_EVENT)
        3. 15.2.14.3 DMA 触发事件发布者 (DMA_TRIG)
        4. 15.2.14.4 通用事件订阅者 (FSUB_0)
    3. 15.3 ADC12 寄存器
  18. 16COMP
    1. 16.1 比较器概述
    2. 16.2 比较器运行
      1. 16.2.1  比较器配置
      2. 16.2.2  比较器通道选择
      3. 16.2.3  比较器输出
      4. 16.2.4  输出滤波器
      5. 16.2.5  采样输出模式
      6. 16.2.6  消隐模式
      7. 16.2.7  基准电压发生器
      8. 16.2.8  比较器滞后
      9. 16.2.9  输入短路开关
      10. 16.2.10 中断和事件支持
        1. 16.2.10.1 CPU 中断事件发布者 (CPU_INT)
        2. 16.2.10.2 通用事件发布者 (GEN_EVENT)
        3. 16.2.10.3 通用事件订阅者
    3. 16.3 COMP 寄存器
  19. 17OPA
    1. 17.1 OPA 概述
    2. 17.2 OPA 运行
      1. 17.2.1 模拟内核
      2. 17.2.2 上电行为
      3. 17.2.3 输入
      4. 17.2.4 输出
      5. 17.2.5 时钟要求
      6. 17.2.6 斩波
      7. 17.2.7 OPA 放大器模式
        1. 17.2.7.1 通用模式
        2. 17.2.7.2 缓冲模式
        3. 17.2.7.3 OPA PGA 模式
          1. 17.2.7.3.1 反相 PGA 模式
          2. 17.2.7.3.2 同相 PGA 模式
        4. 17.2.7.4 差分放大器模式
        5. 17.2.7.5 级联放大器模式
      8. 17.2.8 选择 OPA 配置
      9. 17.2.9 烧毁电流源
    3. 17.3 OA 寄存器
  20. 18GPAMP
    1. 18.1 GPAMP 概述
    2. 18.2 GPAMP 操作
      1. 18.2.1 模拟内核
      2. 18.2.2 上电行为
      3. 18.2.3 输入
      4. 18.2.4 输出
      5. 18.2.5 GPAMP 放大器模式
        1. 18.2.5.1 通用模式
        2. 18.2.5.2 ADC 缓冲模式
        3. 18.2.5.3 单位增益模式
      6. 18.2.6 斩波
    3. 18.3 GPAMP 寄存器
  21. 19VREF
    1. 19.1 VREF 概述
    2. 19.2 VREF 运行
      1. 19.2.1 内部基准生成
      2. 19.2.2 外部基准输入
      3. 19.2.3 模拟外设接口
    3. 19.3 VREF 寄存器
  22. 20LCD
    1. 20.1 LCD 简介
      1. 20.1.1 LCD 工作原理
      2. 20.1.2 静态模式
      3. 20.1.3 2 路复用模式
      4. 20.1.4 3 路复用模式
      5. 20.1.5 4 路复用模式
      6. 20.1.6 6 路复用模式
      7. 20.1.7 8 路复用模式
      8. 20.1.8 引言
      9. 20.1.9 LCD 波形
    2. 20.2 LCD 时钟
    3. 20.3 电压生成
      1. 20.3.1  模式 0 - 从外部基准和外部电阻分压器生成电压
      2. 20.3.2  模式 1 - 从 AVDD 和外部电阻分压器生成电压
      3. 20.3.3  模式 2 - 从外部基准和内部电阻分压器生成电压
      4. 20.3.4  模式 3 - 从 AVDD 和内部电阻梯生成电压
      5. 20.3.5  模式 4 - 使用外部电源从电荷泵生成电压
      6. 20.3.6  模式 5 - 使用 AVDD 从电荷泵生成电压
      7. 20.3.7  模式 6 - 在 R13 上使用外部基准从电荷泵生成电压
      8. 20.3.8  模式 7 - 在 R13 上使用内部基准从电荷泵生成电压
      9. 20.3.9  电荷泵
      10. 20.3.10 内部基准生成
    4. 20.4 模拟多路复用器
      1. 20.4.1 静态模式
      2. 20.4.2 非静态 1/3 偏置模式
      3. 20.4.3 非静态 1/4 偏置模式
      4. 20.4.4 低功耗模式开关控制
    5. 20.5 LCD 存储器和输出驱动器
      1. 20.5.1 LCD 存储器结构
        1. 20.5.1.1 1 路复用至 4 路复用模式下的存储器结构
        2. 20.5.1.2 5 路复用至 8 路复用模式下的存储器结构
        3. 20.5.1.3 配置存储器
        4. 20.5.1.4 访问存储器和输出驱动器
        5. 20.5.1.5 闪烁覆盖
    6. 20.6 IO 多路复用
    7. 20.7 中断生成
    8. 20.8 电源域和功耗模式
    9. 20.9 LCD 寄存器
  23. 21UART
    1. 21.1 UART 概述
      1. 21.1.1 外设的用途
      2. 21.1.2 特性
      3. 21.1.3 功能方框图
    2. 21.2 UART 运行
      1. 21.2.1 时钟控制
      2. 21.2.2 信号说明
      3. 21.2.3 通用架构和协议
        1. 21.2.3.1  发送/接收逻辑
        2. 21.2.3.2  位采样
        3. 21.2.3.3  多数表决功能
        4. 21.2.3.4  波特率生成
        5. 21.2.3.5  数据传输
        6. 21.2.3.6  错误和状态
        7. 21.2.3.7  本地互连网络 (LIN) 支持
          1. 21.2.3.7.1 LIN 响应者传输延迟
        8. 21.2.3.8  流控
        9. 21.2.3.9  空闲线多处理器
        10. 21.2.3.10 9 位 UART 模式
        11. 21.2.3.11 RS485 支持
        12. 21.2.3.12 DALI 协议
        13. 21.2.3.13 曼彻斯特编码和解码
        14. 21.2.3.14 IrDA 编码和解码
        15. 21.2.3.15 ISO7816 智能卡支持
        16. 21.2.3.16 地址检测
        17. 21.2.3.17 FIFO 操作
        18. 21.2.3.18 回送操作
        19. 21.2.3.19 干扰抑制
      4. 21.2.4 低功耗运行
      5. 21.2.5 复位注意事项
      6. 21.2.6 初始化
      7. 21.2.7 中断和事件支持
        1. 21.2.7.1 CPU 中断事件发布者 (CPU_INT)
        2. 21.2.7.2 DMA 触发发布者（DMA_TRIG_RX、DMA_TRIG_TX）
      8. 21.2.8 仿真模式
    3. 21.3 UART 寄存器
  24. 22I2C
    1. 22.1 I2C 概述
      1. 22.1.1 外设的用途
      2. 22.1.2 特性
      3. 22.1.3 功能方框图
      4. 22.1.4 环境和外部连接
    2. 22.2 I2C 操作
      1. 22.2.1 时钟控制
        1. 22.2.1.1 时钟选择和 I2C 速度
        2. 22.2.1.2 时钟启动
      2. 22.2.2 信号说明
      3. 22.2.3 通用架构
        1. 22.2.3.1  I2C 总线功能概览
        2. 22.2.3.2  START 和 STOP 条件
        3. 22.2.3.3  带有7位地址的数据格式
        4. 22.2.3.4  应答
        5. 22.2.3.5  重复开始
        6. 22.2.3.6  SCL 时钟低电平超时
        7. 22.2.3.7  时钟延展
        8. 22.2.3.8  双地址
        9. 22.2.3.9  仲裁
        10. 22.2.3.10 多控制器模式
        11. 22.2.3.11 干扰抑制
        12. 22.2.3.12 FIFO 操作
          1. 22.2.3.12.1 在目标模式下刷新过时的 Tx 数据
        13. 22.2.3.13 环回模式
        14. 22.2.3.14 突发模式
        15. 22.2.3.15 DMA 操作
        16. 22.2.3.16 低功耗操作
      4. 22.2.4 协议说明
        1. 22.2.4.1 I2C 控制器模式
          1. 22.2.4.1.1 控制器配置
          2. 22.2.4.1.2 控制器模式操作
          3. 22.2.4.1.3 TX 为空时读取
        2. 22.2.4.2 I2C 目标模式
          1. 22.2.4.2.1 目标模式运行
      5. 22.2.5 复位注意事项
      6. 22.2.6 初始化
      7. 22.2.7 中断和事件支持
        1. 22.2.7.1 CPU 中断事件发布者 (CPU_INT)
        2. 22.2.7.2 DMA 触发发布者（DMA_TRIG1、DMA_TRIG0）
      8. 22.2.8 仿真模式
    3. 22.3 I2C 寄存器
  25. 23SPI
    1. 23.1 SPI 概述
      1. 23.1.1 外设的用途
      2. 23.1.2 特性
      3. 23.1.3 功能方框图
      4. 23.1.4 外部连接和信号说明
    2. 23.2 SPI 运行
      1. 23.2.1 时钟控制
      2. 23.2.2 通用架构
        1. 23.2.2.1 芯片选择和命令处理
          1. 23.2.2.1.1 片选控制
          2. 23.2.2.1.2 命令数据控制
        2. 23.2.2.2 数据格式
        3. 23.2.2.3 延迟的数据采样
        4. 23.2.2.4 时钟生成
        5. 23.2.2.5 FIFO 运行
        6. 23.2.2.6 环回模式
        7. 23.2.2.7 DMA 操作
        8. 23.2.2.8 重复传输模式
        9. 23.2.2.9 低功率模式
      3. 23.2.3 协议说明
        1. 23.2.3.1 Motorola SPI 帧格式
        2. 23.2.3.2 TI同步串行接口帧格式
      4. 23.2.4 复位注意事项
      5. 23.2.5 初始化
      6. 23.2.6 中断和事件支持
        1. 23.2.6.1 CPU 中断事件发布者 (CPU_INT)
        2. 23.2.6.2 DMA 触发发布者（DMA_TRIG_RX、DMA_TRIG_TX）
      7. 23.2.7 仿真模式
    3. 23.3 SPI 寄存器
  26. 24计时器 (TIMx)
    1. 24.1 TIMx 概述
      1. 24.1.1 TIMG 概述
        1. 24.1.1.1 TIMG 特性
        2. 24.1.1.2 功能方框图
      2. 24.1.2 TIMA 概述
        1. 24.1.2.1 TIMA 特性
        2. 24.1.2.2 功能方框图
      3. 24.1.3 TIMx 实例配置
    2. 24.2 TIMx 操作
      1. 24.2.1  计时器计数器
        1. 24.2.1.1 时钟源选择和预分频器
          1. 24.2.1.1.1 内部时钟和预分频器
          2. 24.2.1.1.2 外部信号触发
        2. 24.2.1.2 重复计数器（仅限 TIMA）
      2. 24.2.2  计数模式控制
        1. 24.2.2.1 单次触发和周期模式
        2. 24.2.2.2 向下计数模式
        3. 24.2.2.3 向上/向下计数模式
        4. 24.2.2.4 向上计数模式
        5. 24.2.2.5 相位加载（仅限 TIMA）
      3. 24.2.3  捕获/比较模块
        1. 24.2.3.1 捕获模式
          1. 24.2.3.1.1 输入选择、计数器条件和反转
            1. 24.2.3.1.1.1 CCP 输入边沿同步
            2. 24.2.3.1.1.2 CCP 输入脉冲条件
            3. 24.2.3.1.1.3 计数器控制操作
            4. 24.2.3.1.1.4 CCP 输入滤波
            5. 24.2.3.1.1.5 输入选择
          2. 24.2.3.1.2 用例
            1. 24.2.3.1.2.1 边沿时间捕获
            2. 24.2.3.1.2.2 周期捕获
            3. 24.2.3.1.2.3 脉宽捕捉
            4. 24.2.3.1.2.4 组合的脉宽和周期时间
          3. 24.2.3.1.3 QEI 模式（仅限支持 QEI 的 TIMG）
            1. 24.2.3.1.3.1 具有 2 信号的 QEI
            2. 24.2.3.1.3.2 具有索引输入的 QEI
            3. 24.2.3.1.3.3 QEI 错误检测
          4. 24.2.3.1.4 霍尔输入模式（仅限支持 QEI 的 TIMG）
        2. 24.2.3.2 比较模式
          1. 24.2.3.2.1 边沿计数
      4. 24.2.4  影子加载和影子比较
        1. 24.2.4.1 影子加载（仅限 TIMG4-7、TIMA）
        2. 24.2.4.2 影子比较（仅限 TIMG4-7、TIMG12-13 和 TIMA）
      5. 24.2.5  输出发生器
        1. 24.2.5.1 配置
        2. 24.2.5.2 用例
          1. 24.2.5.2.1 边沿对齐的 PWM
          2. 24.2.5.2.2 中心对齐 PWM
          3. 24.2.5.2.3 非对称 PWM（仅限 TIMA）
          4. 24.2.5.2.4 具有死区插入的互补 PWM（仅限 TIMA）
        3. 24.2.5.3 强制输出
      6. 24.2.6  故障处理程序（仅限 TIMA）
        1. 24.2.6.1 故障输入调节
        2. 24.2.6.2 故障输入源
        3. 24.2.6.3 故障条件下的计数器行为
        4. 24.2.6.4 故障条件下的输出行为
      7. 24.2.7  通过交叉触发同步
        1. 24.2.7.1 主计时器交叉触发器配置
        2. 24.2.7.2 次级计时器交叉触发器配置
      8. 24.2.8  低功耗运行
      9. 24.2.9  中断和事件支持
        1. 24.2.9.1 CPU 中断事件发布者 (CPU_INT)
        2. 24.2.9.2 通用事件发布者（GEN_EVENT0 和 GEN_EVENT1）
        3. 24.2.9.3 通用订阅者事件示例（COMP 至 TIMx）
      10. 24.2.10 调试处理程序（仅限 TIMA）
    3. 24.3 TIMx 寄存器
  27. 25低频子系统 (LFSS)
    1. 25.1  概述
    2. 25.2  时钟系统
    3. 25.3  使用 VBAT 进行 LFSS 复位
    4. 25.4  电源域和电源检测
      1. 25.4.1 在 VBAT 首次上电时启动
      2. 25.4.2 在 VDD 首次上电时启动
      3. 25.4.3 VDD 丢失时的行为
      4. 25.4.4 VBAT 丢失时的行为
      5. 25.4.5 器件进入 SHUTDOWN 模式时的行为
      6. 25.4.6 超级电容器充电电路
    5. 25.5  实时计数器 (RTC_x)
    6. 25.6  独立看门狗计时器 (IWDT)
    7. 25.7  防篡改输入和输出
      1. 25.7.1 IOMUX 模式
      2. 25.7.2 防篡改模式
        1. 25.7.2.1 篡改事件检测
        2. 25.7.2.2 时间戳事件输出
        3. 25.7.2.3 检测信号发生器
        4. 25.7.2.4 RTC 时钟输出
    8. 25.8  暂存区存储器
    9. 25.9  RTC、TIO 和 IWDT 的锁定功能
    10. 25.10 LFSS 寄存器
  28. 26低频子系统 (LFSS_B)
    1. 26.1 概述
    2. 26.2 时钟系统
    3. 26.3 LFSS 复位
    4. 26.4 实时计数器 (RTC_x)
    5. 26.5 独立看门狗计时器 (IWDT)
    6. 26.6 RTC 和 IWDT 的锁定功能
    7. 26.7 LFSS 寄存器
  29. 27RTC
    1. 27.1 概述
      1. 27.1.1 RTC 实例
    2. 27.2 基本操作
    3. 27.3 配置
      1. 27.3.1  时钟
      2. 27.3.2  读取和写入 RTC 外设寄存器
      3. 27.3.3  二进制与 BCD
      4. 27.3.4  闰年处理
      5. 27.3.5  日历报警配置
      6. 27.3.6  间隔报警配置
      7. 27.3.7  定期报警配置
      8. 27.3.8  Calibration
        1. 27.3.8.1 晶体偏移误差
          1. 27.3.8.1.1 偏移量误差校正机制
        2. 27.3.8.2 晶体温度误差
          1. 27.3.8.2.1 温度漂移校正机制
      9. 27.3.9  RTC 预分频器扩展
      10. 27.3.10 RTC 时间戳捕获
      11. 27.3.11 RTC 事件
        1. 27.3.11.1 CPU 中断事件发布者 (CPU_INT)
        2. 27.3.11.2 通用事件发布者 (GEN_EVENT)
    4. 27.4 RTC 寄存器
  30. 28IWDT
    1. 28.1 734
    2. 28.2 IWDT 时钟配置
    3. 28.3 IWDT 周期选择
    4. 28.4 IWDT 的调试行为
    5. 28.5 IWDT 寄存器
  31. 29WWDT
    1. 29.1 WWDT 概述
      1. 29.1.1 看门狗模式
      2. 29.1.2 间隔定时器模式
    2. 29.2 WWDT 运行
      1. 29.2.1 模式选择
      2. 29.2.2 时钟配置
      3. 29.2.3 低功耗模式行为
      4. 29.2.4 调试行为
      5. 29.2.5 WWDT 事件
        1. 29.2.5.1 CPU 中断事件发布者 (CPU_INT)
    3. 29.3 WWDT 寄存器
  32. 30调试
    1. 30.1 DEBUGSS 概述
      1. 30.1.1 调试互连
      2. 30.1.2 物理接口
      3. 30.1.3 调试访问端口
    2. 30.2 DEBUGSS 工作原理
      1. 30.2.1 调试特性
        1. 30.2.1.1 处理器调试
          1. 30.2.1.1.1 断点单元 (BPU)
          2. 30.2.1.1.2 数据观察点和跟踪单元 (DWT)
        2. 30.2.1.2 外设调试
        3. 30.2.1.3 EnergyTrace 技术
      2. 30.2.2 低功耗模式下的行为
      3. 30.2.3 限制调试访问
      4. 30.2.4 邮箱 (DSSM)
        1. 30.2.4.1 DSSM 事件
          1. 30.2.4.1.1 CPU 中断事件 (CPU_INT)
        2. 30.2.4.2 参考
    3. 30.3 DEBUGSS 寄存器
  33. 31修订历史记录

2.7 SYSCTL_TYPEA 寄存器

表 2-17 列出了 SYSCTL_TYPEA 寄存器的存储器映射寄存器。表 2-17 中未列出的所有寄存器偏移地址都应视为保留的位置，并且不应修改寄存器内容。

表 2-17 SYSCTL_TYPEA 寄存器
偏移首字母缩写词寄存器名称组部分
1020hIIDXSYSCTL 中断索引转到
1028hIMASKSYSCTL 中断屏蔽转到
1030hRISSYSCTL 原始中断状态转到
1038hMISSYSCTL 屏蔽中断状态转到
1040hISETSYSCTL 中断设置转到
1048hICLRSYSCTL 中断清除转到
1050hNMIIIDXNMI 中断索引转到
1060hNMIRISNMI 原始中断状态转到
1070hNMIISETNMI 中断设置转到
1078hNMIICLRNMI 中断清除转到
1100hSYSOSCCFGSYSOSC 配置转到
1104hMCLKCFG主时钟 (MCLK) 配置转到
1138hGENCLKCFG通用时钟配置转到
113ChGENCLKEN通用时钟使能控制转到
1140hPMODECFG电源模式配置转到
1150hFCC频率时钟计数器 (FCC) 计数转到
1170hSYSOSCTRIMUSERSYSOSC 用户指定的修整转到
1178hSRAMBOUNDARYSRAM 写边界转到
1180hSYSTEMCFG系统配置转到
1200hWRITELOCKSYSCTL 寄存器写锁定转到
1204hCLKSTATUS时钟模块 (CKM) 状态转到
1208hSYSSTATUS系统状态信息转到
1220hRSTCAUSE复位原因转到
1300hRESETLEVEL应用触发的复位命令的复位电平转到
1304hRESETCMD执行应用触发的复位命令转到
1308hBORTHRESHOLDBOR 阈值选择转到
130ChBORCLRCMD设置 BOR 阈值转到
1310hSYSOSCFCLCTLSYSOSC 频率校正环路 (FCL) ROSC 使能转到
131ChSHDNIORELSHUTDOWN IO 释放控制转到
1320hEXRSTPIN禁用 NRST 引脚的复位功能转到
1324hSYSSTATUSCLR将 SYSSTATUS 的粘滞位清零转到
1328hSWDCFG禁用 SWD 引脚上的 SWD 功能转到
132ChFCCCMD频率时钟计数器开始捕获转到
1380hPMUOPAMPGPAMP 控制转到
1400hSHUTDNSTORE0关断存储内存（字节 0）转到
1404hSHUTDNSTORE1关断存储内存（字节 1）转到
1408hSHUTDNSTORE2关断存储内存（字节 2）转到
140ChSHUTDNSTORE3关断存储内存（字节 3）转到

复杂的位访问类型经过编码可适应小型表单元。表 2-18 展示了适用于此部分中访问类型的代码。

表 2-18 SYSCTL_TYPEA 访问类型代码
访问类型代码说明
读取类型
RR读取
RCR
C		读取
以清除
写入类型
WW写入
W1CW
1C		写入
1 以清零
W1SW
1S		写入
1 以进行设置
复位或默认值
-n复位后的值或默认值

2.7.1 IIDX（偏移 = 1020h）[复位 = 00000000h]

图 2-11 显示了 IIDX，表 2-19 中对其进行了介绍。

返回到汇总表。

SYSCTL 中断索引

图 2-11 IIDX
31302928272625242322212019181716
RESERVED
R-0h
1514131211109876543210
RESERVEDSTAT
R-0hR-0h
表 2-19 IIDX 字段说明
位字段类型复位说明
31-2RESERVEDR0h
1-0STATR0hSYSCTL 中断索引 (IIDX) 寄存器生成一个与最高优先级挂起中断源相对应的值。该值可用作中断服务例程中快速、确定性处理的地址偏移量。读取 IIDX 寄存器将清除 RIS 和 MIS 寄存器中相应的中断状态。
  • 0h = 没有中断待处理
  • 1h = LFOSCGOOD 中断待处理
  • 2h = 2

2.7.2 IMASK（偏移 = 1028h）[复位 = 00000000h]

图 2-12 显示了 IMASK，表 2-20 中对其进行了介绍。

返回到汇总表。

SYSCTL 中断屏蔽

图 2-12 IMASK
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVEDANACLKERRLFOSCGOOD
R-0hR/W-0hR/W-0h
表 2-20 IMASK 字段说明
位字段类型复位说明
31-2RESERVEDR0h
1ANACLKERRR/W0h模拟时钟一致性错误
  • 0h = 0
  • 1h = 1
0LFOSCGOODR/W0h启用或禁用 LFOSCGOOD 中断。LFOSCGOOD 表示已成功启动 LFOSC。
  • 0h = 中断被禁用
  • 1h = 中断被启用

2.7.3 RIS（偏移 = 1030h）[复位 = 00000000h]

图 2-13 显示了 RIS，表 2-21 中对其进行了介绍。

返回到汇总表。

SYSCTL 原始中断状态

图 2-13 RIS
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVEDANACLKERRLFOSCGOOD
R-0hR-0hR-0h
表 2-21 RIS 字段说明
位字段类型复位说明
31-2RESERVEDR0h
1ANACLKERRR0h模拟时钟一致性错误
  • 0h = 0
  • 1h = 1
0LFOSCGOODR0hLFOSCGOOD 中断的原始状态。
  • 0h = 没有中断待处理
  • 1h = 有中断待处理

2.7.4 MIS（偏移 = 1038h）[复位 = 00000000h]

图 2-14 显示了 MIS，表 2-22 中对其进行了介绍。

返回到汇总表。

SYSCTL 屏蔽中断状态

图 2-14 MIS
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVEDANACLKERRLFOSCGOOD
R-0hR-0hR-0h
表 2-22 MIS 字段说明
位字段类型复位说明
31-2RESERVEDR0h
1ANACLKERRR0h模拟时钟一致性错误
  • 0h = 0
  • 1h = 1
0LFOSCGOODR0hLFOSCGOOD 中断的屏蔽状态。
  • 0h = 没有中断待处理
  • 1h = 有中断待处理

2.7.5 ISET（偏移 = 1040h）[复位 = 00000000h]

图 2-15 显示了 ISET，表 2-23 中对其进行了介绍。

返回到汇总表。

SYSCTL 中断设置

图 2-15 ISET
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVEDANACLKERRLFOSCGOOD
R-0hW1S-0hW1S-0h
表 2-23 ISET 字段说明
位字段类型复位说明
31-2RESERVEDR0h
1ANACLKERRW1S0h模拟时钟一致性错误
  • 0h = 0
  • 1h = 1
0LFOSCGOODW1S0h设置 LFOSCGOOD 中断。
  • 0h = 写入 0h 不产生影响
  • 1h = 设置中断

2.7.6 ICLR（偏移 = 1048h）[复位 = 00000000h]

图 2-16 显示了 ICLR，表 2-24 中对其进行了介绍。

返回到汇总表。

SYSCTL 中断清除

图 2-16 ICLR
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVEDANACLKERRLFOSCGOOD
R-0hW1C-0hW1C-0h
表 2-24 ICLR 字段说明
位字段类型复位说明
31-2RESERVEDR0h
1ANACLKERRW1C0h模拟时钟一致性错误
  • 0h = 0
  • 1h = 1
0LFOSCGOODW1C0h清除 LFOSCGOOD 中断。
  • 0h = 写入 0h 不产生影响
  • 1h = 清除中断

2.7.7 NMIIIDX（偏移 = 1050h）[复位 = 00000000h]

图 2-17 展示了 NMIIIDX，表 2-25 中对此进行了介绍。

返回到汇总表。

NMI 中断索引

图 2-17 NMIIIDX
31302928272625242322212019181716
RESERVED
R-0h
1514131211109876543210
RESERVEDSTAT
R-0hR-0h
表 2-25 NMIIIDX 字段说明
位字段类型复位说明
31-2RESERVEDR0h
1-0STATR0hNMI 中断索引 (NMIIIDX) 寄存器生成一个与最高优先级挂起 NMI 源相对应的值。该值可用作 NMI 服务例程中快速、确定性处理的地址偏移量。读取 NMIIIDX 寄存器将清除 NMIRIS 寄存器中相应的中断状态。
  • 0h = 无 NMI 挂起
  • 1h = BOR 阈值 NMI 挂起
  • 2h = 2

2.7.8 NMIRIS（偏移 = 1060h）[复位 = 00000000h]

图 2-18 显示了 NMIRIS，表 2-26 中对其进行了介绍。

返回到汇总表。

NMI 原始中断状态

图 2-18 NMIRIS
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVEDWWDT0BORLVL
R-0hR-0hR-0h
表 2-26 NMIRIS 字段说明
位字段类型复位说明
31-2RESERVEDR0h
1WWDT0R0h看门狗 0 故障
  • 0h = 0
  • 1h = 1
0BORLVLR0hBORLVL NMI 的原始状态
  • 0h = 没有中断待处理
  • 1h = 有中断待处理

2.7.9 NMIISET（偏移 = 1070h）[复位 = 00000000h]

图 2-19 展示了 NMIISET，表 2-27 中对此进行了介绍。

返回到汇总表。

NMI 中断设置

图 2-19 NMIISET
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVEDWWDT0BORLVL
R-0hW1S-0hW1S-0h
表 2-27 NMIISET 字段说明
位字段类型复位说明
31-2RESERVEDR0h
1WWDT0W1S0h看门狗 0 故障
  • 0h = 0
  • 1h = 1
0BORLVLW1S0h设置 BORLVL NMI
  • 0h = 写入 0h 不产生影响
  • 1h = 设置中断

2.7.10 NMIICLR（偏移 = 1078h）[复位 = 00000000h]

图 2-20 展示了 NMIICLR，表 2-28 中对此进行了介绍。

返回到汇总表。

NMI 中断清除

图 2-20 NMIICLR
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVEDWWDT0BORLVL
R-0hW1C-0hW1C-0h
表 2-28 NMIICLR 字段说明
位字段类型复位说明
31-2RESERVEDR0h
1WWDT0W1C0h看门狗 0 故障
  • 0h = 0
  • 1h = 1
0BORLVLW1C0h清除 BORLVL NMI
  • 0h = 写入 0h 不产生影响
  • 1h = 清除中断

2.7.11 SYSOSCCFG（偏移 = 1100h）[复位 = 0002XXXXh]

图 2-21 展示了 SYSOSCCFG，表 2-29 中对此进行了介绍。

返回到汇总表。

SYSOSC 配置

图 2-21 SYSOSCCFG
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVEDFASTCPUEVENTBLOCKASYNCALL
R-0hR/W-1hR/W-0h
15141312111098
RESERVEDDISABLEDISABLESTOPUSE4MHZSTOP
R-0hR/W-0hR/W-0hR/W-0h
76543210
RESERVEDFREQ
R-0hR/W-0h
表 2-29 SYSOSCCFG 字段说明
位字段类型复位说明
31-18RESERVEDR0h
17FASTCPUEVENTR/W1hFASTCPUEVENT 可用于在将 CPU 中断置为有效时使快速时钟请求有效，从而降低中断延迟。
  • 0h = CPU 中断未将快速时钟请求置为有效
  • 1h = CPU 中断将快速时钟请求置为有效
16BLOCKASYNCALLR/W0hBLOCKASYNCALL 可用于屏蔽所有异步快速时钟请求，防止硬件在给定模式下运行时动态更改活动的时钟配置。
  • 0h = 异步快速时钟请求由请求外设控制
  • 1h = 阻止所有异步快速时钟请求
15-11RESERVEDR0h
10DISABLER/W0hDISABLE 设置 SYSOSC 启用/禁用策略。SYSOSC 可在 RUN、SLEEP 和 STOP 模式下关闭，以便降低功耗。当 SYSOSC 禁用时，MCLK 和 ULPCLK 以 LFCLK 为时钟源。
  • 0h = 不禁用 SYSOSC
  • 1h = 立即禁用 SYSOSC，并使 MCLK 和 ULPCLK 以 LFCLK 为时钟源
9DISABLESTOPR/W0hDISABLESTOP 设置 SYSOSC STOP 模式启用/禁用策略。在 STOP 模式下运行时，可以自动禁用 SYSOSC。设置后，ULPCLK 将在 STOP 模式下从 LFCLK 运行，并将禁用 SYSOSC 以降低功耗。
  • 0h = 在 STOP 模式下不禁用 SYSOSC
  • 1h = 在 STOP 模式下禁用 SYSOSC 并使 ULPCLK 以 LFCLK 为时钟源
8USE4MHZSTOPR/W0hUSE4MHZSTOP 设置 SYSOSC STOP 模式频率策略。进入 STOP 模式时，SYSOSC 频率可自动切换至 4MHz 以降低 SYSOSC 功耗。
  • 0h = 在 STOP 模式下不将 SYSOSC 换档至 4MHz
  • 1h = 在 STOP 模式下将 SYSOSC 换档至 4MHz
7-2RESERVEDR0h
1-0FREQR/W0h系统振荡器 (SYSOSC) 的目标工作频率
  • 0h = 基频 (32MHz)
  • 1h = 低频 (4MHz)
  • 2h = 用户修整的频率（16 或 24MHz）
  • 3h = Turbo 频率 (48MHz)

2.7.12 MCLKCFG（偏移 = 1104h）[复位 = 000XX2X0h]

图 2-22 展示了 MCLKCFG，表 2-30 中对此进行了介绍。

返回到汇总表。

主时钟 (MCLK) 配置

图 2-22 MCLKCFG
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVEDMCLKDEADCHKSTOPCLKSTBYUSELFCLKRESERVED
R-0hR/W-0hR/W-0hR/W-0hR-0h
15141312111098
RESERVEDUSEMFTICKFLASHWAIT
R-0hR/W-0hR/W-2h
76543210
RESERVEDMDIV
R-0hR/W-0h
表 2-30 MCLKCFG 字段说明
位字段类型复位说明
31-23RESERVEDR0h
22MCLKDEADCHKR/W0hMCLKDEADCHK 启用或禁用连续 MCLK 死区检查监视器。启用 MCLKDEADCHK 之前，LFCLK 必须正在运行。
  • 0h = MCLK 死区检查监视器被禁用
  • 1h = MCLK 死区检查监控器被启用
21STOPCLKSTBYR/W0hSTOPCLKSTBY 设置待机模式策略（STANDBY0 或 STANDBY1）。设置后，所有处于待机模式的外设都禁用 ULPCLK 和 LFCLK，但 TIMG0 和 TIMG1 除外，它们会继续运行。只能通过异步快速时钟请求实现唤醒。
  • 0h = 所有处于 STANDBY 模式的 PD0 外设都运行 ULPCLK/LFCLK
  • 1h = 除 TIMG0 和 TIMG1 外，所有处于待机模式的外设都禁用 ULPCLK/LFCLK
20USELFCLKR/W0hUSELFCLK 设置 MCLK 源策略。设置 USELFCLK 以使用 LFCLK 作为 MCLK 源。请注意，设置 USELFCLK 不会禁用 SYSOSC，SYSOSC 仍可供模拟模块直接使用。
  • 0h = MCLK 将不使用低频时钟 (LFCLK)
  • 1h = MCLK 将使用低频时钟 (LFCLK)
19-13RESERVEDR0h
12USEMFTICKR/W0hUSEMFTICK 指定是启用还是禁用外设的 4MHz 恒定速率时钟 (MFCLK)。启用时，必须禁用 MDIV（设置为 0h=/1）。
  • 0h = 启用外设的 4MHz 速率 MFCLK
  • 1h = 启用外设的 4MHz 速率 MFCLK。
11-8FLASHWAITR/W2hFLASHWAIT 指定当 MCLK 以 HSCLK 为时钟源时的闪存等待状态数。当 MCLK 以 SYSOSC 或 LFCLK 为时钟源时，FLASHWAIT 不产生影响。
  • 0h = 未应用闪存等待状态
  • 1h = 应用 1 个闪存等待状态
  • 2h = 应用 2 个闪存等待状态
7-4RESERVEDR0h
3-0MDIVR/W0h当 MCLK 以 SYSOSC 为时钟源时，MDIV 可用于对 MCLK 频率进行分频。MDIV=0h 对应于 /1（不分频）。MDIV=1h 对应于 /2（2 分频）。MDIV=Fh 对应于 /16（16 分频）。MDIV 可设置为 /1 和 /16 之间的整数。

2.7.13 GENCLKCFG（偏移 = 1138h）[复位 = 0000XX0Xh]

图 2-23 展示了 GENCLKCFG，表 2-31 中对此进行了介绍。

返回到汇总表。

通用时钟配置

图 2-23 GENCLKCFG
3130292827262524
RESERVEDFCCTRIGCNT
R-0hR/W-0h
2322212019181716
ANACPUMPCFGFCCLVLTRIGFCCTRIGSRCFCCSELCLK
R/W-0hR/W-0hR/W-0hR/W-0h
15141312111098
RESERVED
R-0h
76543210
EXCLKDIVENEXCLKDIVVALRESERVEDEXCLKSRC
R/W-0hR/W-0hR-0hR/W-0h
表 2-31 GENCLKCFG 字段说明
位字段类型复位说明
31-29RESERVEDR0h
28-24FCCTRIGCNTR/W0hFCCTRIGCNT 指定触发窗口中的触发时钟周期数。可以指定 FCCTRIGCNT=0h（1 个触发时钟周期）至 1Fh（32 个触发时钟周期）。
23-22ANACPUMPCFGR/W0hANACPUMPCFG 选择模拟多路复用器电荷泵 (VBOOST) 使能方法。
  • 0h = 根据 COMP、GPAMP 或 OPA 的请求启用 VBOOST
  • 1h = 当器件处于 RUN 或 SLEEP 模式或当启用 COMP/GPAMP/OPA 时启用 VBOOST
  • 2h = 始终启用 VBOOST
21FCCLVLTRIGR/W0hFCCLVLTRIG 选择频率时钟计数器 (FCC) 触发模式。
  • 0h = 上升沿到上升沿触发
  • 1h = 电平触发
20FCCTRIGSRCR/W0hFCCTRIGSRC 选择频率时钟计数器 (FCC) 触发源。
  • 0h = FCC 触发器为外部引脚
  • 1h = FCC 触发器为 LFCLK
19-16FCCSELCLKR/W0hFCCSELCLK 选择频率时钟计数器 (FCC) 时钟源。
  • 0h = FCC 时钟为 MCLK
  • 1h = FCC 时钟为 SYSOSC
  • 3h = FCC 时钟为 CLK_OUT 选择
  • 7h = FCC 时钟为 FCCIN 外部输入
15-8RESERVEDR0h
7EXCLKDIVENR/W0hEXCLKDIVEN 启用或禁用 CLK_OUT 外部时钟输出块的分频器功能。
  • 0h = 时钟分频器被禁用（直通，未应用 EXCLKDIVVAL）
  • 1h = 时钟分频器被启用（应用 EXCLKDIVVAL）
6-4EXCLKDIVVALR/W0hEXCLKDIVVAL 为 CLK_OUT 外部时钟输出块中的分频器选择分频器值。
  • 0h = CLK_OUT 源具有 2 分频
  • 1h = CLK_OUT 源具有 4 分频
  • 2h = CLK_OUT 源具有 6 分频
  • 3h = CLK_OUT 源具有 8 分频
  • 4h = CLK_OUT 源具有 10 分频
  • 5h = CLK_OUT 源具有 12 分频
  • 6h = CLK_OUT 源具有 14 分频
  • 7h = CLK_OUT 源具有 16 分频
3RESERVEDR0h
2-0EXCLKSRCR/W0hEXCLKSRC 为 CLK_OUT 外部时钟输出块选择源。ULPCLK 和 MFPCLK 要求启用 CLK_OUT 分频器 (EXCLKDIVEN)
  • 0h = CLK_OUT 为 SYSOSC
  • 1h = CLK_OUT 为 ULPCLK（必须启用 EXCLKDIVEN）
  • 2h = CLK_OUT 为 LFCLK
  • 3h = CLK_OUT 为 MFPCLK（必须启用 EXCLKDIVEN）

2.7.14 GENCLKEN（偏移 = 113Ch）[复位 = 0000000Xh]

图 2-24 展示了 GENCLKEN，表 2-32 中对此进行了介绍。

返回到汇总表。

通用时钟使能控制

图 2-24 GENCLKEN
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVEDMFPCLKENRESERVEDEXCLKEN
R-0hR/W-0hR-0hR/W-0h
表 2-32 GENCLKEN 字段说明
位字段类型复位说明
31-5RESERVEDR0h
4MFPCLKENR/W0hMFPCLKEN 启用中频精密时钟 (MFPCLK)。
  • 0h = 禁用 MFPCLK
  • 1h = 启用 MFPCLK
3-1RESERVEDR0h
0EXCLKENR/W0hEXCLKEN 启用 CLK_OUT 外部时钟输出块。
  • 0h = CLK_OUT 块被禁用
  • 1h = CLK_OUT 块被启用

2.7.15 PMODECFG（偏移 = 1140h）[复位 = 000000XXh]

图 2-25 展示了 PMODECFG，表 2-33 中对此进行了介绍。

返回到汇总表。

电源模式配置

图 2-25 PMODECFG
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVEDSYSSRAMONSTOPRESERVEDDSLEEP
R-0hR/W-0hR-0hR/W-0h
表 2-33 PMODECFG 字段说明
位字段类型复位说明
31-6RESERVEDR0h
5SYSSRAMONSTOPR/W0hSYSSRAMONSTOP 选择在 STOP 模式下是启用还是禁用 SRAM 控制器。
  • 0h =在 STOP 模式下禁用 SRAM 控制器（功耗更低）
  • 1h = SRAM 控制器在 STOP 模式下保持启用状态（唤醒速度更快）
4-2RESERVEDR0h
1-0DSLEEPR/W0hDSLEEP 根据 CPU 发出的 DEEPSLEEP 请求选择要进入的工作模式。
  • 0h = 进入 STOP 模式
  • 1h = 进入 STANDBY 模式
  • 2h = 进入 SHUTDOWN 模式
  • 3h = 保留

2.7.16 FCC（偏移 = 1150h）[复位 = 00000000h]

图 2-26 显示了 FCC，表 2-34 中对其进行了介绍。

返回到汇总表。

频率时钟计数器 (FCC) 计数

图 2-26 FCC
313029282726252423222120191817161514131211109876543210
RESERVEDDATA
R-0hR-0h
表 2-34 FCC 字段说明
位字段类型复位说明
31-22RESERVEDR0h
21-0DATAR0h频率时钟计数器 (FCC) 计数值。

2.7.17 SYSOSCTRIMUSER（偏移 = 1170h）[复位 = 0000X0XXh]

图 2-27 展示了 SYSOSCTRIMUSER，表 2-35 中对此进行了介绍。

返回到汇总表。

SYSOSC 用户指定的修整

图 2-27 SYSOSCTRIMUSER
3130292827262524
RESERVEDRDIV
R-0hR/W-0h
2322212019181716
RDIVRESFINE
R/W-0hR/W-0h
15141312111098
RESERVEDRESCOARSE
R-0hR/W-0h
76543210
RESERVEDCAPRESERVEDFREQ
R-0hR/W-0hR-0hR/W-0h
表 2-35 SYSOSCTRIMUSER 字段说明
位字段类型复位说明
31-29RESERVEDR0h
28-20RDIVR/W0hRDIV 指定频率校正环路 (FCL) 电阻器修整。该值随目标频率而变化。
19-16RESFINER/W0hRESFINE 指定电阻器微调。该值随目标频率而变化。
15-14RESERVEDR0h
13-8RESCOARSER/W0hRESCOARSE 指定电阻器粗调。该值随目标频率而变化。
7RESERVEDR0h
6-4CAPR/W0hCAP 指定 SYSOSC 电容器修整。该值随目标频率而变化。
3-2RESERVEDR0h
1-0FREQR/W0hFREQ 指定 SYSOSC 的目标用户修整频率。
  • 0h = 保留
  • 1h = 16MHz 用户频率
  • 2h = 24MHz 用户频率
  • 3h = 保留

2.7.18 SRAMBOUNDARY（偏移 = 1178h）[复位 = 000000XXh]

图 2-28 展示了 SRAMBOUNDARY，表 2-36 对其进行了介绍。

返回到汇总表。

SRAM 写边界

图 2-28 SRAMBOUNDARY
313029282726252423222120191817161514131211109876543210
RESERVEDADDRRESERVED
R-0hR/W-0hR-0h
表 2-36 SRAMBOUNDARY 字段说明
位字段类型复位说明
31-20RESERVEDR0h
19-5ADDRR/W0hSRAM 边界配置。该字段中配置的值具有以下作用：对小于或等于该值的地址的 SRAM 访问将仅为 RW。对大于该值的地址的 SRAM 访问将仅为 RX。值 0 无效（系统将没有堆栈）。如果设置为 0，系统的行为就像整个 SRAM 为 RWX 一样。可以配置任何非零值，包括值 = SRAM 大小。
4-0RESERVEDR0h

2.7.19 SYSTEMCFG（偏移 = 1180h）[复位 = 00XXXXXXh]

图 2-29 展示了 SYSTEMCFG，表 2-37 中对此进行了介绍。

返回到汇总表。

系统配置

图 2-29 SYSTEMCFG
3130292827262524
KEY
W-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVEDWWDTLP0RSTDIS
R-0hR/W-0h
表 2-37 SYSTEMCFG 字段说明
位字段类型复位说明
31-24KEYW0h密钥值 1Bh (27) 必须与要更新的内容一起写入 KEY。读数为 0
  • 1Bh = 发出写入
23-1RESERVEDR0h
0WWDTLP0RSTDISR/W0hWWDTLP0RSTDIS 指定 WWDT 错误事件是将触发 BOOTRST 还是 NMI。
  • 0h = WWDTLP0 错误事件将触发 BOOTRST
  • 1h = WWDTLP0 错误事件将触发 NMI

2.7.20 WRITELOCK（偏移 = 1200h）[复位 = 00000000h]

图 2-30 展示了 WRITELOCK，表 2-38 中对此进行了介绍。

返回到汇总表。

SYSCTL 寄存器写锁定

图 2-30 WRITELOCK
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVED运行
R-0hR/W-0h
表 2-38 WRITELOCK 字段说明
位字段类型复位说明
31-1RESERVEDR0h
0运行R/W0hACTIVE 控制关键 SYSCTL 寄存器是否受写保护。
  • 0h = 允许写入可锁定寄存器
  • 1h = 不允许写入可锁定寄存器

2.7.21 CLKSTATUS（偏移 = 1204h）[复位 = XXXXXXXXh]

图 2-31 展示了 CLKSTATUS，表 2-39 中对此进行了介绍。

返回到汇总表。

时钟模块 (CKM) 状态

图 2-31 CLKSTATUS
3130292827262524
ANACLKERROPAMPCLKERRRESERVEDFCCDONEFCLMODE
R-0hR-0hR-0hR-0hR-0h
2322212019181716
RESERVEDCURMCLKSELRESERVED
R-0hR-0hR-0h
15141312111098
RESERVEDLFOSCGOODRESERVED
R-0hR-0hR-0h
76543210
LFCLKMUXRESERVEDSYSOSCFREQ
R-0hR-0hR-0h
表 2-39 CLKSTATUS 字段说明
位字段类型复位说明
31ANACLKERRR0h当器件时钟配置不支持已启用的模拟外设模式且模拟外设可能无法按预期正常工作时，将设置 ANACLKERR。
  • 0h = 未检测到模拟时钟错误
  • 1h = 检测到模拟时钟错误
30OPAMPCLKERRR0h当器件时钟配置不支持已启用的 OPA 模式且 OPA 可能无法按预期正常工作时，将设置 OPAMPCLKERR。
  • 0h = 未检测到 OPA 时钟生成错误
  • 1h = 检测到 OPA 时钟生成错误
29-26RESERVEDR0h
25FCCDONER0hFCCDONE 指示频率时钟计数器捕获是否完成。
  • 0h = FCC 捕获未完成
  • 1h = FCC 捕获已完成
24FCLMODER0hFCLMODE 指示是否启用了 SYSOSC 频率校正环路 (FCL)。
  • 0h = 禁用 SYSOSC FCL
  • 1h = 启用 SYSOSC FCL
23-18RESERVEDR0h
17CURMCLKSELR0hCURMCLKSEL 指示 MCLK 当前是否以 LFCLK 为时钟源。
  • 0h = MCLK 不以 LFCLK 为时钟源
  • 1h = MCLK 以 LFCLK 为时钟源
16-12RESERVEDR0h
11LFOSCGOODR0hLFOSCGOOD 指示 LFOSC 启动是否已完成以及 LFOSC 是否准备就绪可供使用。
  • 0h = LFOSC 未就绪
  • 1h = LFOSC 已就绪
10-8RESERVEDR0h
7-6LFCLKMUXR0hLFCLKMUX 指示 LFCLK 是以内部 LFOSC、低频晶振 (LFXT) 还是 LFCLK_IN 数字时钟输入为时钟源。
  • 0h = LFCLK 以内部 LFOSC 为时钟源
  • 1h = LFCLK 以 LFXT（晶振）为时钟源
  • 2h = LFCLK 以 LFCLK_IN（外部数字时钟输入）为时钟源
5-2RESERVEDR0h
1-0SYSOSCFREQR0hSYSOSCFREQ 指示当前的 SYSOSC 工作频率。
  • 0h = SYSOSC 处于基频 (32MHz)
  • 1h = SYSOSC 处于低频 (4MHz)
  • 2h = SYSOSC 处于用户修整的频率（16MHz 或 24MHz）
  • 3h = 保留

2.7.22 SYSSTATUS（偏移 = 1208h）[复位 = XXXXXXXXh]

图 2-32 展示了 SYSSTATUS，表 2-40 中对此进行了介绍。

返回到汇总表。

系统状态信息

图 2-32 SYSSTATUS
3130292827262524
REBOOTATTEMPTSRESERVED
R-0hR-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVEDSHDNIOLOCKSWDCFGDISEXTRSTPINDISRESERVED
R-0hR-0hR-0hR-0hR-0h
76543210
RESERVEDPMUIREFGOODANACPUMPGOODBORLVLBORCURTHRESHOLDRESERVED
R-0hR-0hR-0hR-0hR-0hR-0h
表 2-40 SYSSTATUS 字段说明
位字段类型复位说明
31-30REBOOTATTEMPTSR0hREBOOTATTEMPTS 指示在用户应用启动之前进行的引导尝试次数。
29-15RESERVEDR0h
14SHDNIOLOCKR0hSHDNIOLOCK 指示 IO 是否因关断而锁定
  • 0h = IO 未因关断而锁定
  • 1h = IO 因关断而锁定
13SWDCFGDISR0hSWDCFGDIS 指示用户是否禁用了 SWD 端口
  • 0h = SWD 端口已启用
  • 1h = SWD 端口已禁用
12EXTRSTPINDISR0hEXTRSTPINDIS 指示用户是否禁用了外部复位引脚
  • 0h = 外部复位引脚已启用
  • 1h = 外部复位引脚已禁用
11-7RESERVEDR0h
6PMUIREFGOODR0h当 PMU 电流基准就绪时，PMUIREFGOOD 由硬件设置。
  • 0h = IREF 未就绪
  • 1h = IREF 已就绪
5ANACPUMPGOODR0h当 VBOOST 模拟多路复用器电荷泵就绪时，ANACPUMPGOOD 由硬件设置。
  • 0h = VBOOST 未就绪
  • 1h = VBOOST 已就绪
4BORLVLR0hBORLVL 指示是否发生 BOR 事件并且 BOR 阈值是否已由硬件切换为 BOR0。
  • 0h = 未发生 BOR 违例
  • 1h = 发生 BOR 违例且 BOR 阈值切换为 BOR0
3-2BORCURTHRESHOLDR0hBORCURTHRESHOLD 指示有源欠压复位电源监测器配置。
  • 0h = 默认最小阈值；BOR0- 违例触发 BOR
  • 1h = BOR1- 违例生成 BORLVL 中断
  • 2h = BOR2- 违例生成 BORLVL 中断
  • 3h = BOR3- 违例生成 BORLVL 中断
1-0RESERVEDR0h

2.7.23 RSTCAUSE（偏移 = 1220h）[复位 = 00000000h]

图 2-33 展示了 RSTCAUSE，表 2-41 中对此进行了介绍。

返回到汇总表。

复位原因

图 2-33 RSTCAUSE
313029282726252423222120191817161514131211109876543210
RESERVEDID
R-0hRC-0h
表 2-41 RSTCAUSE 字段说明
位字段类型复位说明
31-5RESERVEDR0h
4-0IDRC0hID 是一个“读取以清除”字段，指示自上次读取以来的最低级别复位原因。
  • 0h = 自上次读取后无复位
  • 1h = POR 违例，SHUTDNSTOREx 或 PMU 调整奇偶校验故障
  • 2h = NRST 触发 POR（保持时间大于 1 秒）
  • 3h = 软件触发了 POR
  • 4h = BOR0 违例
  • 5h = 关断模式退出
  • 8h = 非 PMU 调整奇偶校验故障
  • 9h = 致命时钟故障
  • Ah = 软件触发的 BOOTRST
  • Ch = NRST 触发 BOOTRST（保持时间小于 1 秒）
  • 10h = BSL 退出
  • 11h = BSL 进入
  • 12h = WWDT0 违例
  • 13h = WWDT1 违例
  • 14h = 闪存不可纠正的 ECC 错误
  • 15h = CPULOCK 违例
  • 1Ah = 调试触发了 SYSRST
  • 1Bh = 软件触发了 SYSRST
  • 1Ch = 调试触发了 CPURST
  • 1Dh = 软件触发了 CPURST

2.7.24 RESETLEVEL（偏移 = 1300h）[复位 = 00000000h]

图 2-34 展示了 RESETLEVEL，表 2-42 中对此进行了介绍。

返回到汇总表。

应用触发的复位命令的复位电平

图 2-34 RESETLEVEL
31302928272625242322212019181716
RESERVED
R-0h
1514131211109876543210
RESERVED等级
R-0hR/W-0h
表 2-42 RESETLEVEL 字段说明
位字段类型复位说明
31-3RESERVEDR0h
2-0等级R/W0h当 RESETCMD 设置为生成软件触发的复位时，LEVEL 用于指定要发出的复位类型。
  • 0h = 发出 SYSRST（只适用于 CPU 和外设）
  • 1h = 发出 BOOTRST（CPU、外设和引导配置例程）
  • 2h = 发出 SYSRST 并进入引导加载程序 (BSL)
  • 3h = 发出上电复位 (POR)
  • 4h = 发出 SYSRST 并退出引导加载程序 (BSL)

2.7.25 RESETCMD（偏移 = 1304h）[复位 = 00XXXXXXh]

图 2-35 展示了 RESETCMD，表 2-43 中对此进行了介绍。

返回到汇总表。

执行应用触发的复位命令

图 2-35 RESETCMD
31302928272625242322212019181716
KEYRESERVED
W-0hR-0h
1514131211109876543210
RESERVEDGO
R-0hW-0h
表 2-43 RESETCMD 字段说明
位字段类型复位说明
31-24KEYW0h必须将键值 E4h (228) 与 GO 一起写入 KEY 才能触发复位。
  • E4h = 发出复位
23-1RESERVEDR0h
0GOW0h执行 RESETLEVEL.LEVEL 中指定的复位。必须与 KEY 一起写入。
  • 1h = 发出复位

2.7.26 BORTHRESHOLD（偏移 = 1308h）[复位 = 00000000h]

图 2-36 展示了 BORTHRESHOLD，表 2-44 中对此进行了介绍。

返回到汇总表。

BOR 阈值选择

图 2-36 BORTHRESHOLD
31302928272625242322212019181716
RESERVED
R-0h
1514131211109876543210
RESERVED等级
R-0hR/W-0h
表 2-44 BORTHRESHOLD 字段说明
位字段类型复位说明
31-2RESERVEDR0h
1-0等级R/W0hLEVEL 指定所需的 BOR 阈值和 BOR 模式。
  • 0h = 默认最小阈值；BOR0- 违例触发 BOR
  • 1h = BOR1- 违例生成 BORLVL 中断
  • 2h = BOR2- 违例生成 BORLVL 中断
  • 3h = BOR3- 违例生成 BORLVL 中断

2.7.27 BORCLRCMD（偏移 = 130Ch）[复位 = 00XXXXXXh]

图 2-37 展示了 BORCLRCMD，表 2-45 中对此进行了介绍。

返回到汇总表。

设置 BOR 阈值

图 2-37 BORCLRCMD
31302928272625242322212019181716
KEYRESERVED
W-0hR-0h
1514131211109876543210
RESERVEDGO
R-0hW-0h
表 2-45 BORCLRCMD 寄存器字段说明
位字段类型复位说明
31-24KEYW0h必须将键值 C7h (199) 与 GO 一起写入 KEY 才能触发清除和 BOR 阈值变化。
  • C7h = 发出清除
23-1RESERVEDR0h
0GOW0hGO 清除任何先前的 BOR 违例状态指示，并尝试将有效 BOR 模式更改为 BORTHRESHOLD 寄存器的 LEVEL 字段中指定的模式。
  • 1h = 发出清除

2.7.28 SYSOSCFCLCTL（偏移 = 1310h）[复位 = 00XXXXXXh]

图 2-38 展示了 SYSOSCFCLCTL，表 2-46 中对此进行了介绍。

返回到汇总表。

SYSOSC 频率校正环路 (FCL) ROSC 使能

图 2-38 SYSOSCFCLCTL
3130292827262524
KEY
W-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVEDSETUSEFCL
R-0hW-0h
表 2-46 SYSOSCFCLCTL 字段说明
位字段类型复位说明
31-24KEYW0h必须将键值 2Ah (42) 与 SETUSEFCL 一起写入 KEY 才能启用 FCL。
  • 2Ah = 发出命令
23-1RESERVEDR0h
0SETUSEFCLW0h设置 SETUSEFCL 以在 SYSOSC 中启用频率校正环路。必须在 ROSC 引脚上安装适当的电阻器。一旦启用，该状态将锁定，直到下一个 BOOTRST。
  • 1h = 启用 SYSOSC FCL

2.7.29 SHDNIOREL（偏移 = 131Ch）[复位 = 00XXXXXXh]

图 2-39 展示了 SHDNIOREL，表 2-47 中对此进行了介绍。

返回到汇总表。

SHUTDOWN IO 释放控制

图 2-39 SHDNIOREL
3130292827262524
KEY
W-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVEDRELEASE
R-0hW-0h
表 2-47 SHDNIOREL 字段说明
位字段类型复位说明
31-24KEYW0h必须将键值 91h 与 RELEASE 一起写入 KEY 才能设置 RELEASE。
  • 91h = 发出命令
23-1RESERVEDR0h
0RELEASEW0h将 RELEASE 设置为在关断模式退出后释放 IO。
  • 1h = 释放 IO

2.7.30 EXRSTPIN（偏移 = 1320h）[复位 = 00XXXXXXh]

图 2-40 展示了 EXRSTPIN，表 2-48 中对此进行了介绍。

返回到汇总表。

禁用 NRST 引脚的复位功能

图 2-40 EXRSTPIN
3130292827262524
KEY
W-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVEDDISABLE
R-0hW-0h
表 2-48 EXRSTPIN 字段说明
位字段类型复位说明
31-24KEYW0h必须将键值 1Eh 与 DISABLE 一起写入才能禁用复位功能。
  • 1Eh = 发出命令
23-1RESERVEDR0h
0DISABLEW0h设置 DISABLE 以禁用 NRST 引脚的复位功能。一旦设置，该配置将锁定，直到下一个 POR。
  • 0h = NRST 引脚的复位功能已启用
  • 1h = NRST 引脚的复位功能已禁用

2.7.31 SYSSTATUSCLR（偏移 = 1324h）[复位 = 00XXXXXXh]

图 2-41 展示了 SYSSTATUSCLR，表 2-49 中对此进行了介绍。

返回到汇总表。

将 SYSSTATUS 的粘滞位清零

图 2-41 SYSSTATUSCLR
3130292827262524
KEY
W-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVEDALLECC
R-0hW-0h
表 2-49 SYSSTATUSCLR 字段说明
位字段类型复位说明
31-24KEYW0h必须将键值 CEh (206) 与 ALLECC 一起写入 KEY 才能清除 ECC 状态。
  • CEh = 发出命令
23-1RESERVEDR0h
0ALLECCW0h设置 ALLECC 以清除所有与 ECC 相关的 SYSSTATUS 指示器。
  • 1h = 清除 ECC 错误状态

2.7.32 SWDCFG（偏移 = 1328h）[复位 = 00XXXXXXh]

图 2-42 显示了 SWDCFG，表 2-50 中对其进行了介绍。

返回到汇总表。

禁用 SWD 引脚上的 SWD 功能

图 2-42 SWDCFG
3130292827262524
KEY
W-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
RESERVEDDISABLE
R-0hW-0h
表 2-50 SWDCFG 字段说明
位字段类型复位说明
31-24KEYW0h必须将键值 62h (98) 与 DISBALE 一起写入 KEY 才能禁用 SWD 功能。
  • 62h = 发出命令
23-1RESERVEDR0h
0DISABLEW0h设置 DISABLE 以禁用 SWD 引脚上的 SWD 功能，从而允许将 SWD 引脚用作 GPIO。
  • 1h = 禁用 SWD 引脚上的 SWD 功能

2.7.33 FCCCMD（偏移 = 132Ch）[复位 = 00XXXXXXh]

图 2-43 显示了 FCCCMD，表 2-51 中对其进行了介绍。

返回到汇总表。

频率时钟计数器开始捕获

图 2-43 FCCCMD
31302928272625242322212019181716
KEYRESERVED
W-0hR-0h
1514131211109876543210
RESERVEDGO
R-0hW-0h
表 2-51 FCCCMD 字段说明
位字段类型复位说明
31-24KEYW0h必须写入键值 0Eh (14) 和 GO 才能开始捕获。
  • 0Eh = 发出命令
23-1RESERVEDR0h
0GOW0h设置 GO 以使用频率时钟计数器 (FCC) 开始捕获。
  • 1h = 1

2.7.34 PMUOPAMP（偏移 = 1380h）[复位 = 000000X0h]

图 2-44 展示了 PMUOPAMP，表 2-52 中对此进行了介绍。

返回到汇总表。

GPAMP 控制

图 2-44 PMUOPAMP
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVEDCHOPCLKMODECHOPCLKFREQ
R-0hR/W-0hR/W-0h
76543210
RESERVEDOUTENABLERRINSELPCHENABLEENABLE
R-0hR/W-0hR/W-0hR/W-0hR/W-0hR/W-0h
表 2-52 PMUOPAMP 字段说明
位字段类型复位说明
31-12RESERVEDR0h
11-10CHOPCLKMODER/W0hCHOPCLKMODE 选择 GPAMP 斩波模式。
  • 0h = 斩波已禁用
  • 1h = 常规斩波
  • 2h = ADC 辅助斩波
  • 3h = 保留
9-8CHOPCLKFREQR/W0hCHOPCLKFREQ 选择 GPAMP 斩波时钟频率
  • 0h = 16kHz
  • 1h = 8kHz
  • 2h = 4kHz
  • 3h = 2kHz
7RESERVEDR0h
6OUTENABLER/W0h设置 OUTENABLE 以将 GPAMP 输出信号连接到 GPAMP_OUT 引脚
  • 0h = GPAMP_OUT 信号未连接到 GPAMP_OUT 引脚
  • 1h = GPAMP_OUT 信号连接到 GPAMP_OUT 引脚
5-4RRIR/W0hRRI 选择轨至轨输入模式。
  • 0h = PMOS 输入对
  • 1h = NMOS 输入对
  • 2h = 轨至轨模式
  • 3h = 采样通道 0
3-2NSELR/W0hNSEL 选择 GPAMP 负通道输入。
  • 0h = GPAMP_OUT 引脚连接到负通道
  • 1h = GPAMP_IN- 引脚连接到负通道
  • 2h = GPAMP_OUT 信号连接到负通道
  • 3h = 未选择通道
1PCHENABLER/W0h设置 PCHENABLE 以启用正通道输入。
  • 0h = 正通道已禁用
  • 1h = GPAMP_IN+ 连接到正通道
0ENABLER/W0h设置 ENABLE 以打开 GPAMP。
  • 0h = 禁用 GPAMP
  • 1h = 启用 GPAMP

2.7.35 SHUTDNSTORE0（偏移 = 1400h）[复位 = 00000000h]

图 2-45 显示了 SHUTDNSTORE0，表 2-53 中对其进行了介绍。

返回到汇总表。

关断存储内存（字节 0）

图 2-45 SHUTDNSTORE0
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
DATA
R/W-0h
表 2-53 SHUTDNSTORE0 字段说明
位字段类型复位说明
31-10RESERVEDR0h
7-0DATAR/W0h关断存储字节 0

2.7.36 SHUTDNSTORE1（偏移 = 1404h）[复位 = 00000000h]

图 2-46 显示了 SHUTDNSTORE1，表 2-54 中对其进行了介绍。

返回到汇总表。

关断存储内存（字节 1）

图 2-46 SHUTDNSTORE1
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
DATA
R/W-0h
表 2-54 SHUTDNSTORE1 字段说明
位字段类型复位说明
31-10RESERVEDR0h
7-0DATAR/W0h关断存储字节 1

2.7.37 SHUTDNSTORE2（偏移 = 1408h）[复位 = 00000000h]

图 2-47 显示了 SHUTDNSTORE2，表 2-55 中对其进行了介绍。

返回到汇总表。

关断存储内存（字节 2）

图 2-47 SHUTDNSTORE2
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
DATA
R/W-0h
表 2-55 SHUTDNSTORE2 字段说明
位字段类型复位说明
31-10RESERVEDR0h
7-0DATAR/W0h关断存储字节 2

2.7.38 SHUTDNSTORE3（偏移 = 140Ch）[复位 = 00000000h]

图 2-48 显示了 SHUTDNSTORE3，表 2-56 中对其进行了介绍。

返回到汇总表。

关断存储内存（字节 3）

图 2-48 SHUTDNSTORE3
3130292827262524
RESERVED
R-0h
2322212019181716
RESERVED
R-0h
15141312111098
RESERVED
R-0h
76543210
DATA
R/W-0h
表 2-56 SHUTDNSTORE3 字段说明
位字段类型复位说明
31-10RESERVEDR0h
7-0DATAR/W0h关断存储字节 3