ZHCUAN6E October   2022  – May 2025 MSPM0L1105 , MSPM0L1106 , MSPM0L1116 , MSPM0L1117 , MSPM0L1227 , MSPM0L1227-Q1 , MSPM0L1228 , MSPM0L1228-Q1 , MSPM0L1303 , MSPM0L1304 , MSPM0L1304-Q1 , MSPM0L1305 , MSPM0L1305-Q1 , MSPM0L1306 , MSPM0L1306-Q1 , MSPM0L1343 , MSPM0L1344 , MSPM0L1345 , MSPM0L1346 , MSPM0L2227 , MSPM0L2227-Q1 , MSPM0L2228 , MSPM0L2228-Q1

 

  1.   1
  2.   使用前必读
    1.     关于本手册
    2.     命名惯例
    3.     术语表
    4.     相关文档
    5.     支持资源
    6.     商标
  3. 1 架构
    1. 1.1 架构概述
    2. 1.2 总线结构
    3. 1.3 平台存储器映射
      1. 1.3.1 代码区域
      2. 1.3.2 SRAM 区域
      3. 1.3.3 外设区域
      4. 1.3.4 子系统区域
      5. 1.3.5 系统 PPB 区域
    4. 1.4 启动配置
      1. 1.4.1 配置存储器 (NONMAIN)
        1. 1.4.1.1 由 CRC 支持的配置数据
        2. 1.4.1.2 16 位关键字段模式匹配
      2. 1.4.2 引导配置例程 (BCR)
        1. 1.4.2.1 串行线调试相关策略
          1. 1.4.2.1.1 SWD 安全级别 0
          2. 1.4.2.1.2 SWD 安全级别 1
          3. 1.4.2.1.3 SWD 安全级别 2
        2. 1.4.2.2 SWD 批量擦除和恢复出厂设置命令
        3. 1.4.2.3 闪存保护和完整性相关策略
          1. 1.4.2.3.1 锁定应用 (MAIN) 闪存
          2. 1.4.2.3.2 锁定配置 (NONMAIN) 闪存
          3. 1.4.2.3.3 静态写保护 NONMAIN 字段
        4. 1.4.2.4 应用程序 CRC 验证
        5. 1.4.2.5 快速引导
        6. 1.4.2.6 引导加载程序 (BSL) 启用/禁用策略
          1. 1.4.2.6.1 BSL 启用
      3. 1.4.3 引导加载程序 (BSL)
        1. 1.4.3.1 GPIO 调用
        2. 1.4.3.2 引导加载程序 (BSL) 安全策略
          1. 1.4.3.2.1 BSL 访问密码
          2. 1.4.3.2.2 BSL 读取策略
          3. 1.4.3.2.3 BSL 安全警报策略
        3. 1.4.3.3 应用版本
        4. 1.4.3.4 BSL 触发的批量擦除和恢复出厂设置
      4. 1.4.4 NONMAIN 布局类型
      5. 1.4.5 NONMAIN_TYPEA 寄存器
      6. 1.4.6 NONMAIN_TYPEC 寄存器
      7. 1.4.7 NONMAIN_TYPEE 寄存器
    5. 1.5 出厂常量
      1. 1.5.1 FACTORYREGION 寄存器
  4. 2 PMCU
    1. 2.1 PMCU 概述
      1. 2.1.1 电源域
      2. 2.1.2 工作模式
        1. 2.1.2.1 RUN 模式
        2. 2.1.2.2 SLEEP 模式
        3. 2.1.2.3 STOP 模式
        4. 2.1.2.4 STANDBY 模式
        5. 2.1.2.5 SHUTDOWN 模式
        6. 2.1.2.6 不同工作模式下支持的功能
        7. 2.1.2.7 暂停低功耗模式
    2. 2.2 电源管理 (PMU)
      1. 2.2.1 电源
      2. 2.2.2 内核稳压器
      3. 2.2.3 电源监控器
        1. 2.2.3.1 上电复位 (POR)
        2. 2.2.3.2 欠压复位 (BOR)
        3. 2.2.3.3 电源变化期间的 POR 和 BOR 行为
      4. 2.2.4 带隙基准
      5. 2.2.5 用于模拟多路复用器的 VBOOST
      6. 2.2.6 外设启用
        1. 2.2.6.1 低功耗模式下自动禁用外设
    3. 2.3 时钟模块 (CKM)
      1. 2.3.1 振荡器
        1. 2.3.1.1 内部低频振荡器 (LFOSC)
        2. 2.3.1.2 内部系统振荡器 (SYSOSC)
          1. 2.3.1.2.1 SYSOSC 换档
          2. 2.3.1.2.2 SYSOSC 频率和用户修整
          3. 2.3.1.2.3 SYSOSC 频率校正环路
            1. 2.3.1.2.3.1 外部电阻器模式下的 SYSOSC FCL (ROSC)
            2. 2.3.1.2.3.2 内部电阻模式下的 SYSOSC FCL
          4. 2.3.1.2.4 SYSOSC 用户修整过程
          5. 2.3.1.2.5 禁用 SYSOSC
        3. 2.3.1.3 低频晶体振荡器 (LFXT)
        4. 2.3.1.4 LFCLK_IN（数字时钟）
        5. 2.3.1.5 高频晶体振荡器 (HFXT)
        6. 2.3.1.6 HFCLK_IN（数字时钟）
      2. 2.3.2 时钟
        1. 2.3.2.1  MCLK（主时钟）树
        2. 2.3.2.2  CPUCLK（处理器时钟）
        3. 2.3.2.3  ULPCLK（低功耗时钟）
        4. 2.3.2.4  MFCLK（中频时钟）
        5. 2.3.2.5  MFPCLK（中频精密时钟）
        6. 2.3.2.6  LFCLK（低频时钟）
        7. 2.3.2.7  HFCLK（高频外部时钟）
        8. 2.3.2.8  HSCLK（高速时钟）
        9. 2.3.2.9  ADCCLK（ADC 采样周期时钟）
        10. 2.3.2.10 RTCCLK（RTC 时钟）
        11. 2.3.2.11 外部时钟输出 (CLK_OUT)
        12. 2.3.2.12 基础设施的直接时钟连接
      3. 2.3.3 时钟树
        1. 2.3.3.1 外设时钟源选择
      4. 2.3.4 时钟监控器
        1. 2.3.4.1 LFCLK 监测器
        2. 2.3.4.2 MCLK 监测器
        3. 2.3.4.3 启动监视器
          1. 2.3.4.3.1 LFOSC 启动监视器
          2. 2.3.4.3.2 LFXT 启动监视器
          3. 2.3.4.3.3 HFCLK 启动监视器
          4. 2.3.4.3.4 HSCLK 状态
      5. 2.3.5 频率时钟计数器 (FCC)
        1. 2.3.5.1 使用 FCC
        2. 2.3.5.2 FCC 频率计算和精度
    4. 2.4 系统控制器 (SYSCTL)
      1. 2.4.1  复位和器件初始化
        1. 2.4.1.1 复位级别
          1. 2.4.1.1.1 上电复位 (POR) 复位级别
          2. 2.4.1.1.2 欠压复位 (BOR) 复位电平
          3. 2.4.1.1.3 引导复位 (BOOTRST) 复位电平
          4. 2.4.1.1.4 系统复位 (SYSRST) 复位级别
          5. 2.4.1.1.5 仅 CPU 复位 (CPURST) 复位电平
        2. 2.4.1.2 POR 之后的初始条件
        3. 2.4.1.3 NRST 引脚
        4. 2.4.1.4 SWD 引脚
        5. 2.4.1.5 在软件中生成复位
        6. 2.4.1.6 复位原因
        7. 2.4.1.7 外设复位控制
        8. 2.4.1.8 引导失败处理
      2. 2.4.2  选择工作模式
      3. 2.4.3  异步快速时钟请求
      4. 2.4.4  SRAM 写保护
      5. 2.4.5  闪存等待状态
      6. 2.4.6  闪存存储体地址交换
      7. 2.4.7  关断模式处理（如果存在）
      8. 2.4.8  配置锁定
      9. 2.4.9  系统状态
      10. 2.4.10 错误处理
      11. 2.4.11 SYSCTL 事件
        1. 2.4.11.1 CPU 中断事件 (CPU_INT)
        2. 2.4.11.2 不可屏蔽中断事件 (NMI)
    5. 2.5 快速入门参考
      1. 2.5.1 默认器件配置
      2. 2.5.2 利用 MFCLK
      3. 2.5.3 优化 STOP 模式下的功耗
      4. 2.5.4 优化 STANDBY 模式下的功耗
      5. 2.5.5 提高 MCLK 和 ULPCLK 精度
      6. 2.5.6 低功耗模式下的高速时钟（SYSPLL、HFCLK）处理
      7. 2.5.7 通过优化实现最低唤醒延迟
      8. 2.5.8 通过优化在 RUN/SLEEP 模式下实现最低峰值电流
    6. 2.6 SYSCTL 布局类型
    7. 2.7 SYSCTL_TYPEA 寄存器
    8. 2.8 SYSCTL_TYPEB 寄存器
    9. 2.9 SYSCTL_TYPEC 寄存器
  5. 3 CPU
    1. 3.1 概述
    2. 3.2 Arm Cortex-M0+ CPU
      1. 3.2.1 CPU 寄存器文件
      2. 3.2.2 堆栈行为
      3. 3.2.3 执行模式和特权等级
      4. 3.2.4 地址空间和支持的数据大小
    3. 3.3 中断和异常
      1. 3.3.1 外设中断 (IRQ)
        1. 3.3.1.1 嵌套矢量中断控制器 (NVIC)
        2. 3.3.1.2 中断组
        3. 3.3.1.3 唤醒控制器 (WUC)
      2. 3.3.2 中断和异常表
      3. 3.3.3 处理器锁定方案
    4. 3.4 CPU 外设
      1. 3.4.1 系统控制模块 (SCB)
      2. 3.4.2 系统时钟周期计时器 (SysTick)
    5. 3.5 只读存储器 (ROM)
    6. 3.6 CPUSS 寄存器
    7. 3.7 WUC 寄存器
  6. 4 安全
    1. 4.1 概述
      1. 4.1.1 安全启动
      2. 4.1.2 客户安全代码 (CSC)
    2. 4.2 引导和启动序列
      1. 4.2.1 CSC 编程概述
    3. 4.3 安全密钥存储
    4. 4.4 闪存保护
      1. 4.4.1 存储体交换
      2. 4.4.2 写保护
      3. 4.4.3 读取-执行保护
      4. 4.4.4 IP 保护
      5. 4.4.5 数据存储体保护
      6. 4.4.6 硬件单调计数器
    5. 4.5 SRAM 保护
    6. 4.6 SECURITY 寄存器
  7. 5 DMA
    1. 5.1 DMA 概述
    2. 5.2 DMA 操作
      1. 5.2.1  寻址模式
      2. 5.2.2  通道类型
      3. 5.2.3  传输模式
        1. 5.2.3.1 单字或单字节传输
        2. 5.2.3.2 块传输
        3. 5.2.3.3 重复单字或单字节传输
        4. 5.2.3.4 重复块传输
        5. 5.2.3.5 跨步模式
      4. 5.2.4  扩展模式
        1. 5.2.4.1 填充模式
        2. 5.2.4.2 表模式
      5. 5.2.5  初始化 DMA 传输
      6. 5.2.6  停止 DMA 传输
      7. 5.2.7  通道的优先级
      8. 5.2.8  突发块模式
      9. 5.2.9  DMA 与系统中断结合使用
      10. 5.2.10 DMA 控制器中断
      11. 5.2.11 DMA 触发事件状态
      12. 5.2.12 DMA 工作模式支持
        1. 5.2.12.1 在 RUN 模式下传输
        2. 5.2.12.2 在 SLEEP 模式下传输
        3. 5.2.12.3 在 STOP 模式下传输
        4. 5.2.12.4 在 STANDBY 模式下传输
      13. 5.2.13 DMA 地址和数据错误
      14. 5.2.14 中断和事件支持
    3. 5.3 DMA 寄存器
  8. 6 NVM（闪存）
    1. 6.1 NVM 概述
      1. 6.1.1 关键特性
      2. 6.1.2 系统组成部分
      3. 6.1.3 术语
    2. 6.2 闪存存储体结构
      1. 6.2.1 存储体
      2. 6.2.2 闪存区域
      3. 6.2.3 寻址
        1. 6.2.3.1 闪存映射
      4. 6.2.4 存储器组织示例
    3. 6.3 闪存控制器
      1. 6.3.1 闪存控制器命令概述
      2. 6.3.2 NOOP 命令
      3. 6.3.3 PROGRAM 命令
        1. 6.3.3.1 编程位屏蔽行为
        2. 6.3.3.2 编程少于一个闪存字
        3. 6.3.3.3 目标数据对齐（仅限使用单闪存字编程的器件）
        4. 6.3.3.4 目标数据对齐（使用多字编程的器件）
        5. 6.3.3.5 执行 PROGRAM 操作
      4. 6.3.4 ERASE 命令
        1. 6.3.4.1 擦除扇区屏蔽行为
        2. 6.3.4.2 执行 ERASE 操作
      5. 6.3.5 READVERIFY 命令
        1. 6.3.5.1 执行 READVERIFY 操作
      6. 6.3.6 BLANKVERIFY 命令
        1. 6.3.6.1 执行 BLANKVERIFY 操作
      7. 6.3.7 命令诊断
        1. 6.3.7.1 状态命令
        2. 6.3.7.2 地址转换
        3. 6.3.7.3 脉冲计数
      8. 6.3.8 使用存储体 ID、区域 ID 和存储体地址覆盖系统地址
      9. 6.3.9 FLASHCTL 事件
        1. 6.3.9.1 CPU 中断事件发布者
    4. 6.4 写保护
      1. 6.4.1 写保护分辨率
      2. 6.4.2 静态写保护
      3. 6.4.3 动态写保护
        1. 6.4.3.1 为 MAIN 区域配置保护
        2. 6.4.3.2 为 NONMAIN 区域配置保护
    5. 6.5 读取接口
      1. 6.5.1 存储体地址交换
    6. 6.6 FLASHCTL 寄存器
  9. 7 事件
    1. 7.1 事件概述
      1. 7.1.1 事件发布者
      2. 7.1.2 事件订阅者
      3. 7.1.3 事件结构路由
        1. 7.1.3.1 CPU 中断事件路由 (CPU_INT)
        2. 7.1.3.2 DMA 触发事件路由 (DMA_TRIGx)
        3. 7.1.3.3 通用事件路由 (GEN_EVENTx)
      4. 7.1.4 事件路由映射
      5. 7.1.5 事件传播延迟
    2. 7.2 事件操作
      1. 7.2.1 CPU 中断
      2. 7.2.2 DMA 触发
      3. 7.2.3 外设间事件
      4. 7.2.4 扩展的模块说明寄存器
      5. 7.2.5 使用事件寄存器
        1. 7.2.5.1 事件寄存器
        2. 7.2.5.2 配置事件
        3. 7.2.5.3 响应应用软件中的 CPU 中断
        4. 7.2.5.4 硬件事件处理
  10. 8 IOMUX
    1. 8.1 IOMUX 概述
      1. 8.1.1 IO 类型和模拟共享
    2. 8.2 IOMUX 运行
      1. 8.2.1 外设功能 (PF) 分配
      2. 8.2.2 逻辑高电平转换到高阻态
      3. 8.2.3 逻辑反相
      4. 8.2.4 SHUTDOWN 模式唤醒逻辑
      5. 8.2.5 上拉/下拉电阻
      6. 8.2.6 驱动强度控制
      7. 8.2.7 迟滞和逻辑电平控制
    3. 8.3 IOMUX 寄存器
  11. 9 GPIO
    1. 9.1 GPIO 概述
    2. 9.2 GPIO 操作
      1. 9.2.1 GPIO 端口
      2. 9.2.2 GPIO 读取/写入接口
      3. 9.2.3 GPIO 输入干扰滤波和同步
      4. 9.2.4 GPIO 快速唤醒
      5. 9.2.5 GPIO DMA 接口
      6. 9.2.6 事件发布者和订阅者
    3. 9.3 GPIO 寄存器
  12. 10AESADV
    1. 10.1 AESADV 概述
      1. 10.1.1 AESADV 性能
    2. 10.2 AESADV 运行
      1. 10.2.1 加载密钥
      2. 10.2.2 写入输入数据
      3. 10.2.3 读取输出数据
      4. 10.2.4 操作说明
        1. 10.2.4.1 单块操作
        2. 10.2.4.2 电码本 (ECB) 模式
          1. 10.2.4.2.1 ECB 加密
          2. 10.2.4.2.2 ECB 解密
        3. 10.2.4.3 密码分组链接 (CBC) 模式
          1. 10.2.4.3.1 CBC 加密
          2. 10.2.4.3.2 CBC 解密
        4. 10.2.4.4 输出反馈 (OFB) 模式
          1. 10.2.4.4.1 OFB 加密
          2. 10.2.4.4.2 OFB 解密
        5. 10.2.4.5 密码反馈 (CFB) 模式
          1. 10.2.4.5.1 CFB 加密
          2. 10.2.4.5.2 CFB 解密
        6. 10.2.4.6 计数器模式 (CTR)
          1. 10.2.4.6.1 CTR 加密
          2. 10.2.4.6.2 CTR 解密
        7. 10.2.4.7 伽罗瓦计数器模式 (GCM)
          1. 10.2.4.7.1 GHASH 运算
          2. 10.2.4.7.2 GCM 工作模式
            1. 10.2.4.7.2.1 自主 GCM 操作
              1. 10.2.4.7.2.1.1 GMAC
            2. 10.2.4.7.2.2 带有预计算值的 GCM
            3. 10.2.4.7.2.3 带有预计算 H 值且 Y0 加密值强制为零的 GCM 操作
        8. 10.2.4.8 带密码分组链接消息身份验证代码的计数器 (CCM)
          1. 10.2.4.8.1 CCM 操作
      5. 10.2.5 AES 事件
        1. 10.2.5.1 CPU 中断事件发布者 (CPU_EVENT)
        2. 10.2.5.2 DMA 触发事件发布者 (DMA_TRIG_DATAIN)
        3. 10.2.5.3 DMA 触发事件发布者 (DMA_TRIG_DATAOUT)
    3. 10.3 AESADV 寄存器
  13. 11CRC
    1. 11.1 CRC 概述
      1. 11.1.1 CRC16-CCITT
      2. 11.1.2 CRC32-ISO3309
    2. 11.2 CRC 运行
      1. 11.2.1 CRC 生成器实现
      2. 11.2.2 配置
        1. 11.2.2.1 多项式选择
        2. 11.2.2.2 位顺序
        3. 11.2.2.3 字节交换
        4. 11.2.2.4 字节顺序
        5. 11.2.2.5 CRC C 库兼容性
    3. 11.3 CRCP0 寄存器
  14. 12密钥库
    1. 12.1 概述
    2. 12.2 详细说明
    3. 12.3 KEYSTORECTL 寄存器
  15. 13TRNG
    1. 13.1 TRNG 概述
    2. 13.2 TRNG 运行
      1. 13.2.1 TRNG 生成数据路径
      2. 13.2.2 时钟配置和输出速率
      3. 13.2.3 低功耗模式下的行为
      4. 13.2.4 健康检测
        1. 13.2.4.1 数字块启动自检
        2. 13.2.4.2 模拟块启动自检
        3. 13.2.4.3 运行时健康检测
          1. 13.2.4.3.1 重复计数测试
          2. 13.2.4.3.2 自适应比例测试
          3. 13.2.4.3.3 处理运行时运行状况测试失败
      5. 13.2.5 配置
        1. 13.2.5.1 TRNG 状态机
          1. 13.2.5.1.1 更改 TRNG 状态
        2. 13.2.5.2 使用 TRNG
        3. 13.2.5.3 TRNG 事件
          1. 13.2.5.3.1 CPU 中断事件发布者 (CPU_INT)
    3. 13.3 TRNG 寄存器
  16. 14温度传感器
  17. 15ADC
    1. 15.1 ADC 概述
    2. 15.2 ADC 操作
      1. 15.2.1  ADC 内核
      2. 15.2.2  电压基准选项
      3. 15.2.3  通用分辨率模式
      4. 15.2.4  硬件均值计算
      5. 15.2.5  ADC 时钟
      6. 15.2.6  常见的 ADC 用例
      7. 15.2.7  断电行为
      8. 15.2.8  采样触发源和采样模式
        1. 15.2.8.1 自动采样模式
        2. 15.2.8.2 手动采样模式
      9. 15.2.9  采样周期
      10. 15.2.10 转换模式
      11. 15.2.11 数据格式
      12. 15.2.12 高级特性
        1. 15.2.12.1 窗口比较器
        2. 15.2.12.2 DMA 和 FIFO 操作
        3. 15.2.12.3 模拟外设互连
      13. 15.2.13 状态寄存器
      14. 15.2.14 ADC 事件
        1. 15.2.14.1 CPU 中断事件发布者 (CPU_INT)
        2. 15.2.14.2 通用事件发布者 (GEN_EVENT)
        3. 15.2.14.3 DMA 触发事件发布者 (DMA_TRIG)
        4. 15.2.14.4 通用事件订阅者 (FSUB_0)
    3. 15.3 ADC12 寄存器
  18. 16COMP
    1. 16.1 比较器概述
    2. 16.2 比较器运行
      1. 16.2.1  比较器配置
      2. 16.2.2  比较器通道选择
      3. 16.2.3  比较器输出
      4. 16.2.4  输出滤波器
      5. 16.2.5  采样输出模式
      6. 16.2.6  消隐模式
      7. 16.2.7  基准电压发生器
      8. 16.2.8  比较器滞后
      9. 16.2.9  输入短路开关
      10. 16.2.10 中断和事件支持
        1. 16.2.10.1 CPU 中断事件发布者 (CPU_INT)
        2. 16.2.10.2 通用事件发布者 (GEN_EVENT)
        3. 16.2.10.3 通用事件订阅者
    3. 16.3 COMP 寄存器
  19. 17OPA
    1. 17.1 OPA 概述
    2. 17.2 OPA 运行
      1. 17.2.1 模拟内核
      2. 17.2.2 上电行为
      3. 17.2.3 输入
      4. 17.2.4 输出
      5. 17.2.5 时钟要求
      6. 17.2.6 斩波
      7. 17.2.7 OPA 放大器模式
        1. 17.2.7.1 通用模式
        2. 17.2.7.2 缓冲模式
        3. 17.2.7.3 OPA PGA 模式
          1. 17.2.7.3.1 反相 PGA 模式
          2. 17.2.7.3.2 同相 PGA 模式
        4. 17.2.7.4 差分放大器模式
        5. 17.2.7.5 级联放大器模式
      8. 17.2.8 选择 OPA 配置
      9. 17.2.9 烧毁电流源
    3. 17.3 OA 寄存器
  20. 18GPAMP
    1. 18.1 GPAMP 概述
    2. 18.2 GPAMP 操作
      1. 18.2.1 模拟内核
      2. 18.2.2 上电行为
      3. 18.2.3 输入
      4. 18.2.4 输出
      5. 18.2.5 GPAMP 放大器模式
        1. 18.2.5.1 通用模式
        2. 18.2.5.2 ADC 缓冲模式
        3. 18.2.5.3 单位增益模式
      6. 18.2.6 斩波
    3. 18.3 GPAMP 寄存器
  21. 19VREF
    1. 19.1 VREF 概述
    2. 19.2 VREF 运行
      1. 19.2.1 内部基准生成
      2. 19.2.2 外部基准输入
      3. 19.2.3 模拟外设接口
    3. 19.3 VREF 寄存器
  22. 20LCD
    1. 20.1 LCD 简介
      1. 20.1.1 LCD 工作原理
      2. 20.1.2 静态模式
      3. 20.1.3 2 路复用模式
      4. 20.1.4 3 路复用模式
      5. 20.1.5 4 路复用模式
      6. 20.1.6 6 路复用模式
      7. 20.1.7 8 路复用模式
      8. 20.1.8 引言
      9. 20.1.9 LCD 波形
    2. 20.2 LCD 时钟
    3. 20.3 电压生成
      1. 20.3.1  模式 0 - 从外部基准和外部电阻分压器生成电压
      2. 20.3.2  模式 1 - 从 AVDD 和外部电阻分压器生成电压
      3. 20.3.3  模式 2 - 从外部基准和内部电阻分压器生成电压
      4. 20.3.4  模式 3 - 从 AVDD 和内部电阻梯生成电压
      5. 20.3.5  模式 4 - 使用外部电源从电荷泵生成电压
      6. 20.3.6  模式 5 - 使用 AVDD 从电荷泵生成电压
      7. 20.3.7  模式 6 - 在 R13 上使用外部基准从电荷泵生成电压
      8. 20.3.8  模式 7 - 在 R13 上使用内部基准从电荷泵生成电压
      9. 20.3.9  电荷泵
      10. 20.3.10 内部基准生成
    4. 20.4 模拟多路复用器
      1. 20.4.1 静态模式
      2. 20.4.2 非静态 1/3 偏置模式
      3. 20.4.3 非静态 1/4 偏置模式
      4. 20.4.4 低功耗模式开关控制
    5. 20.5 LCD 存储器和输出驱动器
      1. 20.5.1 LCD 存储器结构
        1. 20.5.1.1 1 路复用至 4 路复用模式下的存储器结构
        2. 20.5.1.2 5 路复用至 8 路复用模式下的存储器结构
        3. 20.5.1.3 配置存储器
        4. 20.5.1.4 访问存储器和输出驱动器
        5. 20.5.1.5 闪烁覆盖
    6. 20.6 IO 多路复用
    7. 20.7 中断生成
    8. 20.8 电源域和功耗模式
    9. 20.9 LCD 寄存器
  23. 21UART
    1. 21.1 UART 概述
      1. 21.1.1 外设的用途
      2. 21.1.2 特性
      3. 21.1.3 功能方框图
    2. 21.2 UART 运行
      1. 21.2.1 时钟控制
      2. 21.2.2 信号说明
      3. 21.2.3 通用架构和协议
        1. 21.2.3.1  发送/接收逻辑
        2. 21.2.3.2  位采样
        3. 21.2.3.3  多数表决功能
        4. 21.2.3.4  波特率生成
        5. 21.2.3.5  数据传输
        6. 21.2.3.6  错误和状态
        7. 21.2.3.7  本地互连网络 (LIN) 支持
          1. 21.2.3.7.1 LIN 响应者传输延迟
        8. 21.2.3.8  流控
        9. 21.2.3.9  空闲线多处理器
        10. 21.2.3.10 9 位 UART 模式
        11. 21.2.3.11 RS485 支持
        12. 21.2.3.12 DALI 协议
        13. 21.2.3.13 曼彻斯特编码和解码
        14. 21.2.3.14 IrDA 编码和解码
        15. 21.2.3.15 ISO7816 智能卡支持
        16. 21.2.3.16 地址检测
        17. 21.2.3.17 FIFO 操作
        18. 21.2.3.18 回送操作
        19. 21.2.3.19 干扰抑制
      4. 21.2.4 低功耗运行
      5. 21.2.5 复位注意事项
      6. 21.2.6 初始化
      7. 21.2.7 中断和事件支持
        1. 21.2.7.1 CPU 中断事件发布者 (CPU_INT)
        2. 21.2.7.2 DMA 触发发布者（DMA_TRIG_RX、DMA_TRIG_TX）
      8. 21.2.8 仿真模式
    3. 21.3 UART 寄存器
  24. 22I2C
    1. 22.1 I2C 概述
      1. 22.1.1 外设的用途
      2. 22.1.2 特性
      3. 22.1.3 功能方框图
      4. 22.1.4 环境和外部连接
    2. 22.2 I2C 操作
      1. 22.2.1 时钟控制
        1. 22.2.1.1 时钟选择和 I2C 速度
        2. 22.2.1.2 时钟启动
      2. 22.2.2 信号说明
      3. 22.2.3 通用架构
        1. 22.2.3.1  I2C 总线功能概览
        2. 22.2.3.2  START 和 STOP 条件
        3. 22.2.3.3  带有7位地址的数据格式
        4. 22.2.3.4  应答
        5. 22.2.3.5  重复开始
        6. 22.2.3.6  SCL 时钟低电平超时
        7. 22.2.3.7  时钟延展
        8. 22.2.3.8  双地址
        9. 22.2.3.9  仲裁
        10. 22.2.3.10 多控制器模式
        11. 22.2.3.11 干扰抑制
        12. 22.2.3.12 FIFO 操作
          1. 22.2.3.12.1 在目标模式下刷新过时的 Tx 数据
        13. 22.2.3.13 环回模式
        14. 22.2.3.14 突发模式
        15. 22.2.3.15 DMA 操作
        16. 22.2.3.16 低功耗操作
      4. 22.2.4 协议说明
        1. 22.2.4.1 I2C 控制器模式
          1. 22.2.4.1.1 控制器配置
          2. 22.2.4.1.2 控制器模式操作
          3. 22.2.4.1.3 TX 为空时读取
        2. 22.2.4.2 I2C 目标模式
          1. 22.2.4.2.1 目标模式运行
      5. 22.2.5 复位注意事项
      6. 22.2.6 初始化
      7. 22.2.7 中断和事件支持
        1. 22.2.7.1 CPU 中断事件发布者 (CPU_INT)
        2. 22.2.7.2 DMA 触发发布者（DMA_TRIG1、DMA_TRIG0）
      8. 22.2.8 仿真模式
    3. 22.3 I2C 寄存器
  25. 23SPI
    1. 23.1 SPI 概述
      1. 23.1.1 外设的用途
      2. 23.1.2 特性
      3. 23.1.3 功能方框图
      4. 23.1.4 外部连接和信号说明
    2. 23.2 SPI 运行
      1. 23.2.1 时钟控制
      2. 23.2.2 通用架构
        1. 23.2.2.1 芯片选择和命令处理
          1. 23.2.2.1.1 片选控制
          2. 23.2.2.1.2 命令数据控制
        2. 23.2.2.2 数据格式
        3. 23.2.2.3 延迟的数据采样
        4. 23.2.2.4 时钟生成
        5. 23.2.2.5 FIFO 运行
        6. 23.2.2.6 环回模式
        7. 23.2.2.7 DMA 操作
        8. 23.2.2.8 重复传输模式
        9. 23.2.2.9 低功率模式
      3. 23.2.3 协议说明
        1. 23.2.3.1 Motorola SPI 帧格式
        2. 23.2.3.2 TI同步串行接口帧格式
      4. 23.2.4 复位注意事项
      5. 23.2.5 初始化
      6. 23.2.6 中断和事件支持
        1. 23.2.6.1 CPU 中断事件发布者 (CPU_INT)
        2. 23.2.6.2 DMA 触发发布者（DMA_TRIG_RX、DMA_TRIG_TX）
      7. 23.2.7 仿真模式
    3. 23.3 SPI 寄存器
  26. 24计时器 (TIMx)
    1. 24.1 TIMx 概述
      1. 24.1.1 TIMG 概述
        1. 24.1.1.1 TIMG 特性
        2. 24.1.1.2 功能方框图
      2. 24.1.2 TIMA 概述
        1. 24.1.2.1 TIMA 特性
        2. 24.1.2.2 功能方框图
      3. 24.1.3 TIMx 实例配置
    2. 24.2 TIMx 操作
      1. 24.2.1  计时器计数器
        1. 24.2.1.1 时钟源选择和预分频器
          1. 24.2.1.1.1 内部时钟和预分频器
          2. 24.2.1.1.2 外部信号触发
        2. 24.2.1.2 重复计数器（仅限 TIMA）
      2. 24.2.2  计数模式控制
        1. 24.2.2.1 单次触发和周期模式
        2. 24.2.2.2 向下计数模式
        3. 24.2.2.3 向上/向下计数模式
        4. 24.2.2.4 向上计数模式
        5. 24.2.2.5 相位加载（仅限 TIMA）
      3. 24.2.3  捕获/比较模块
        1. 24.2.3.1 捕获模式
          1. 24.2.3.1.1 输入选择、计数器条件和反转
            1. 24.2.3.1.1.1 CCP 输入边沿同步
            2. 24.2.3.1.1.2 CCP 输入脉冲条件
            3. 24.2.3.1.1.3 计数器控制操作
            4. 24.2.3.1.1.4 CCP 输入滤波
            5. 24.2.3.1.1.5 输入选择
          2. 24.2.3.1.2 用例
            1. 24.2.3.1.2.1 边沿时间捕获
            2. 24.2.3.1.2.2 周期捕获
            3. 24.2.3.1.2.3 脉宽捕捉
            4. 24.2.3.1.2.4 组合的脉宽和周期时间
          3. 24.2.3.1.3 QEI 模式（仅限支持 QEI 的 TIMG）
            1. 24.2.3.1.3.1 具有 2 信号的 QEI
            2. 24.2.3.1.3.2 具有索引输入的 QEI
            3. 24.2.3.1.3.3 QEI 错误检测
          4. 24.2.3.1.4 霍尔输入模式（仅限支持 QEI 的 TIMG）
        2. 24.2.3.2 比较模式
          1. 24.2.3.2.1 边沿计数
      4. 24.2.4  影子加载和影子比较
        1. 24.2.4.1 影子加载（仅限 TIMG4-7、TIMA）
        2. 24.2.4.2 影子比较（仅限 TIMG4-7、TIMG12-13 和 TIMA）
      5. 24.2.5  输出发生器
        1. 24.2.5.1 配置
        2. 24.2.5.2 用例
          1. 24.2.5.2.1 边沿对齐的 PWM
          2. 24.2.5.2.2 中心对齐 PWM
          3. 24.2.5.2.3 非对称 PWM（仅限 TIMA）
          4. 24.2.5.2.4 具有死区插入的互补 PWM（仅限 TIMA）
        3. 24.2.5.3 强制输出
      6. 24.2.6  故障处理程序（仅限 TIMA）
        1. 24.2.6.1 故障输入调节
        2. 24.2.6.2 故障输入源
        3. 24.2.6.3 故障条件下的计数器行为
        4. 24.2.6.4 故障条件下的输出行为
      7. 24.2.7  通过交叉触发同步
        1. 24.2.7.1 主计时器交叉触发器配置
        2. 24.2.7.2 次级计时器交叉触发器配置
      8. 24.2.8  低功耗运行
      9. 24.2.9  中断和事件支持
        1. 24.2.9.1 CPU 中断事件发布者 (CPU_INT)
        2. 24.2.9.2 通用事件发布者（GEN_EVENT0 和 GEN_EVENT1）
        3. 24.2.9.3 通用订阅者事件示例（COMP 至 TIMx）
      10. 24.2.10 调试处理程序（仅限 TIMA）
    3. 24.3 TIMx 寄存器
  27. 25低频子系统 (LFSS)
    1. 25.1  概述
    2. 25.2  时钟系统
    3. 25.3  使用 VBAT 进行 LFSS 复位
    4. 25.4  电源域和电源检测
      1. 25.4.1 在 VBAT 首次上电时启动
      2. 25.4.2 在 VDD 首次上电时启动
      3. 25.4.3 VDD 丢失时的行为
      4. 25.4.4 VBAT 丢失时的行为
      5. 25.4.5 器件进入 SHUTDOWN 模式时的行为
      6. 25.4.6 超级电容器充电电路
    5. 25.5  实时计数器 (RTC_x)
    6. 25.6  独立看门狗计时器 (IWDT)
    7. 25.7  防篡改输入和输出
      1. 25.7.1 IOMUX 模式
      2. 25.7.2 防篡改模式
        1. 25.7.2.1 篡改事件检测
        2. 25.7.2.2 时间戳事件输出
        3. 25.7.2.3 检测信号发生器
        4. 25.7.2.4 RTC 时钟输出
    8. 25.8  暂存区存储器
    9. 25.9  RTC、TIO 和 IWDT 的锁定功能
    10. 25.10 LFSS 寄存器
  28. 26低频子系统 (LFSS_B)
    1. 26.1 概述
    2. 26.2 时钟系统
    3. 26.3 LFSS 复位
    4. 26.4 实时计数器 (RTC_x)
    5. 26.5 独立看门狗计时器 (IWDT)
    6. 26.6 RTC 和 IWDT 的锁定功能
    7. 26.7 LFSS 寄存器
  29. 27RTC
    1. 27.1 概述
      1. 27.1.1 RTC 实例
    2. 27.2 基本操作
    3. 27.3 配置
      1. 27.3.1  时钟
      2. 27.3.2  读取和写入 RTC 外设寄存器
      3. 27.3.3  二进制与 BCD
      4. 27.3.4  闰年处理
      5. 27.3.5  日历报警配置
      6. 27.3.6  间隔报警配置
      7. 27.3.7  定期报警配置
      8. 27.3.8  Calibration
        1. 27.3.8.1 晶体偏移误差
          1. 27.3.8.1.1 偏移量误差校正机制
        2. 27.3.8.2 晶体温度误差
          1. 27.3.8.2.1 温度漂移校正机制
      9. 27.3.9  RTC 预分频器扩展
      10. 27.3.10 RTC 时间戳捕获
      11. 27.3.11 RTC 事件
        1. 27.3.11.1 CPU 中断事件发布者 (CPU_INT)
        2. 27.3.11.2 通用事件发布者 (GEN_EVENT)
    4. 27.4 RTC 寄存器
  30. 28IWDT
    1. 28.1 734
    2. 28.2 IWDT 时钟配置
    3. 28.3 IWDT 周期选择
    4. 28.4 IWDT 的调试行为
    5. 28.5 IWDT 寄存器
  31. 29WWDT
    1. 29.1 WWDT 概述
      1. 29.1.1 看门狗模式
      2. 29.1.2 间隔定时器模式
    2. 29.2 WWDT 运行
      1. 29.2.1 模式选择
      2. 29.2.2 时钟配置
      3. 29.2.3 低功耗模式行为
      4. 29.2.4 调试行为
      5. 29.2.5 WWDT 事件
        1. 29.2.5.1 CPU 中断事件发布者 (CPU_INT)
    3. 29.3 WWDT 寄存器
  32. 30调试
    1. 30.1 DEBUGSS 概述
      1. 30.1.1 调试互连
      2. 30.1.2 物理接口
      3. 30.1.3 调试访问端口
    2. 30.2 DEBUGSS 工作原理
      1. 30.2.1 调试特性
        1. 30.2.1.1 处理器调试
          1. 30.2.1.1.1 断点单元 (BPU)
          2. 30.2.1.1.2 数据观察点和跟踪单元 (DWT)
        2. 30.2.1.2 外设调试
        3. 30.2.1.3 EnergyTrace 技术
      2. 30.2.2 低功耗模式下的行为
      3. 30.2.3 限制调试访问
      4. 30.2.4 邮箱 (DSSM)
        1. 30.2.4.1 DSSM 事件
          1. 30.2.4.1.1 CPU 中断事件 (CPU_INT)
        2. 30.2.4.2 参考
    3. 30.3 DEBUGSS 寄存器
  33. 31修订历史记录

23.3 SPI 寄存器

表 23-7 列出了 SPI 寄存器的存储器映射寄存器。表 23-7 中未列出的所有寄存器偏移地址都应视为保留的位置，并且不应修改寄存器内容。

表 23-7 SPI 寄存器
偏移 首字母缩写词 寄存器名称 组 部分
800h PWREN 电源使能 转到
804h RSTCTL 复位控制 转到
808h CLKCFG 外设时钟配置寄存器 转到
814h STAT 状态寄存器 转到
1000h CLKDIV 时钟分频器 转到
1004h CLKSEL 超低功耗外设的时钟选择 转到
1018h PDBGCTL 外设调试控制 转到
1020h IIDX 中断索引寄存器 CPU_INT 转到
1028h IMASK 中断屏蔽 CPU_INT 转到
1030h RIS 原始中断状态 CPU_INT 转到
1038h MIS 已屏蔽中断状态 CPU_INT 转到
1040h ISET 中断设置 CPU_INT 转到
1048h ICLR 中断清除 CPU_INT 转到
1050h IIDX 中断索引寄存器 DMA_TRIG_RX 转到
1058h IMASK 中断屏蔽 DMA_TRIG_RX 转到
1060h RIS 原始中断状态 DMA_TRIG_RX 转到
1068h MIS 已屏蔽中断状态 DMA_TRIG_RX 转到
1070h ISET 中断设置 DMA_TRIG_RX 转到
1078h ICLR 中断清除 DMA_TRIG_RX 转到
1080h IIDX 中断索引寄存器 DMA_TRIG_TX 转到
1088h IMASK 中断屏蔽 DMA_TRIG_TX 转到
1090h RIS 原始中断状态 DMA_TRIG_TX 转到
1098h MIS 已屏蔽中断状态 DMA_TRIG_TX 转到
10A0h ISET 中断设置 DMA_TRIG_TX 转到
10A8h ICLR 中断清除 DMA_TRIG_TX 转到
10E0h EVT_MODE 事件模式 转到
10E4h INTCTL 中断控制寄存器 转到
1100h CTL0 SPI 控制寄存器 0 转到
1104h CTL1 SPI 控制寄存器 1 转到
1108h CLKCTL 时钟预分频器和分频器寄存器。 转到
110Ch IFLS 中断 FIFO 级别选择寄存器 转到
1110h STAT 状态寄存器 转到
1130h RXDATA RXDATA 寄存器 转到
1140h TXDATA TXDATA 寄存器 转到

复杂的位访问类型经过编码可适应小型表单元。表 23-8 展示了适用于此部分中访问类型的代码。

表 23-8 SPI 访问类型代码
访问类型 代码 说明
读取类型
R R 读取
写入类型
W W 写入
WK W
K		 写入
受密钥保护的写入
复位或默认值
-n 复位后的值或默认值

23.3.1 PWREN（偏移 = 800h）[复位 = 00000000h]

图 23-9 显示了 PWREN，表 23-9 中对此进行了介绍。

返回到汇总表。

用于控制电源状态的寄存器

图 23-9 PWREN
31 30 29 28 27 26 25 24
KEY
W-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED
R-0h
7 6 5 4 3 2 1 0
RESERVED ENABLE
R-0h R/WK-0h
表 23-9 PWREN 字段说明
位 字段 类型 复位 说明
31-24 KEY W 0h 允许电源状态更改的 KEY
  • 26h = 允许对该寄存器进行写入访问的 KEY。
23-1 RESERVED R 0h
0 ENABLE R/WK 0h 启用电源

必须将 KEY 设置为 26h 才能写入该位。

  • 0h = 禁用电源
  • 1h = 启用电源

23.3.2 RSTCTL（偏移 = 804h）[复位 = 00000000h]

图 23-10 显示了 RSTCTL，表 23-10 中对此进行了介绍。

返回到汇总表。

用于控制复位有效和无效的寄存器

图 23-10 RSTCTL
31 30 29 28 27 26 25 24
KEY
W-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED
R-0h
7 6 5 4 3 2 1 0
RESERVED RESETSTKYCLR RESETASSERT
R-0h WK-0h WK-0h
表 23-10 RSTCTL 字段说明
位 字段 类型 复位 说明
31-24 KEY W 0h 解锁键
  • B1h = 允许对该寄存器进行写入访问的 KEY。
23-2 RESERVED R 0h
1 RESETSTKYCLR WK 0h 清除 STAT 寄存器中的 RESETSTKY 位

必须将 KEY 设置为 B1h 才能写入该位。

  • 0h = 写入 0 无效
  • 1h =清除复位粘滞位
0 RESETASSERT WK 0h 外设复位生效

必须将 KEY 设置为 B1h 才能写入该位。

  • 0h = 写入 0 无效
  • 1h =复位置为有效

23.3.3 CLKCFG（偏移 = 808h）[复位 = 00000000h]

图 23-11 显示了 CLKCFG，表 23-11 中对此进行了介绍。

返回到汇总表。

外设时钟配置寄存器

图 23-11 CLKCFG
31 30 29 28 27 26 25 24
KEY
W-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED BLOCKASYNC
R-0h R/W-0h
7 6 5 4 3 2 1 0
RESERVED
R-0h
表 23-11 CLKCFG 字段说明
位 字段 类型 复位 说明
31-24 KEY W 0h 允许状态更改的 KEY -- 0xA9
  • A9h = 允许更改 GPRCM 字段的键值
23-9 RESERVED R 0h
8 BLOCKASYNC R/W 0h 阻止异步时钟请求启动 SYSOSC 或强制总线时钟为 32MHz
  • 0h = 不阻止异步时钟请求
  • 1h = 阻止异步时钟请求
7-0 RESERVED R 0h

23.3.4 STAT（偏移 = 814h）[复位 = 00000000h]

图 23-12 显示了 STAT，表 23-12 中对此进行了介绍。

返回到汇总表。

外设启用和复位状态

图 23-12 STAT
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED RESETSTKY
R-0h R-0h
15 14 13 12 11 10 9 8
RESERVED
R-0h
7 6 5 4 3 2 1 0
RESERVED
R-0h
表 23-12 STAT 字段说明
位 字段 类型 复位 说明
31-17 RESERVED R 0h
16 RESETSTKY R 0h 该位指示自从 RSTCTL 寄存器中的 RESETSTKYCLR 清除了该位以来，外设是否复位
  • 0h =自从 RSTCTL 寄存器中的 RESETSTKYCLR 上次清除此位以来，外设尚未复位
  • 1h =自上次位清除以来，外设已复位
15-0 RESERVED R 0h

23.3.5 CLKDIV（偏移 = 1000h）[复位 = 00000000h]

图 23-13 显示了 CLKDIV，表 23-13 中对此进行了介绍。

返回到汇总表。

该寄存器用于指定功能时钟的模块专用分频比

图 23-13 CLKDIV
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED RATIO
R-0h R/W-0h
表 23-13 CLKDIV 字段说明
位 字段 类型 复位 说明
31-3 RESERVED R 0h
2-0 RATIO R/W 0h 选择模块时钟的分频比
  • 0h =不对时钟源进行分频
  • 1h = 对时钟源进行 2 分频
  • 2h = 对时钟源进行 3 分频
  • 3h = 对时钟源进行 4 分频
  • 4h = 对时钟源进行 5 分频
  • 5h = 对时钟源进行 6 分频
  • 6h = 对时钟源进行 7 分频
  • 7h = 对时钟源进行 8 分频

23.3.6 CLKSEL（偏移 = 1004h）[复位 = 00000000h]

图 23-14 显示了 CLKSEL，表 23-14 中对此进行了介绍。

返回到汇总表。

外设时钟源选择

图 23-14 CLKSEL
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED
R-0h
7 6 5 4 3 2 1 0
RESERVED SYSCLK_SEL MFCLK_SEL LFCLK_SEL RESERVED
R-0h R/W-0h R/W-0h R/W-0h R-0h
表 23-14 CLKSEL 字段说明
位 字段 类型 复位 说明
31-4 RESERVED R 0h
3 SYSCLK_SEL R/W 0h 如果启用，则选择 SYSCLK 作为时钟源
  • 0h = 不选择此时钟作为时钟源
  • 1h = 选择此时钟作为时钟源
2 MFCLK_SEL R/W 0h 如果启用，则选择 MFCLK 作为时钟源
  • 0h = 不选择此时钟作为时钟源
  • 1h = 选择此时钟作为时钟源
1 LFCLK_SEL R/W 0h 如果启用，则选择 LFCLK 作为时钟源
  • 0h = 不选择此时钟作为时钟源
  • 1h = 选择此时钟作为时钟源
0 RESERVED R 0h

23.3.7 PDBGCTL（偏移 = 1018h）[复位 = 00000000h]

图 23-15 展示了 PDBGCTL，表 23-15 中对此进行了介绍。

返回到汇总表。

软件开发人员可以使用该寄存器来控制外设相对于“内核暂停”输入的行为

图 23-15 PDBGCTL
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED
R-0h
7 6 5 4 3 2 1 0
RESERVED SOFT 免费
R-0h R/W-0h R/W-0h
表 23-15 PDBGCTL 字段说明
位 字段 类型 复位 说明
31-2 RESERVED R 0h
1 SOFT R/W 1h 软暂停边界控制。此功能仅在 FREE 设置为“STOP”时可用
  • 0h = 外设将立即停止，即使系统重新启动后产生的状态将导致损坏也是如此
  • 1h = 外设阻止调试冻结，直到达到可以恢复而不会损坏的边界
0 免费 R/W 1h 自由运行控制
  • 0h = 当“内核暂停”输入变为有效时，外设功能冻结；当该输入变为无效时，外设功能恢复。
  • 1h = 外设忽略“内核停止”输入的状态

23.3.8 IIDX（偏移 = 1020h）[复位 = 00000000h]

图 23-16 显示了 IIDX，表 23-16 中对此进行了介绍。

返回到汇总表。

该寄存器提供了具有最高优先级的中断索引。值 0x00 表示没有事件挂起。中断 1 是最高优先级，IIDX 是第二高优先级、4、8、…IIDX^31 是最低优先级。也就是说，设置为 1 的最低位位置表示最高优先级的挂起中断。优先级顺序是固定的。但是，用户可以使用其他寄存器来实现自己的优先级方案，这些寄存器显示了已经发生的中断的完整集合。每次读取时，仅指示一个中断。读取时，当前中断（最高优先级）由硬件自动清除，同时 [RIS] 和 [MIS] 中相应的中断标志也会被清除。从 CPU（不是从调试接口）读取后，必须使用下一个最高优先级中断更新该寄存器，如果没有中断挂起，则应显示 0x0。

图 23-16 IIDX
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED STAT
R-0h R-0h
表 23-16 IIDX 字段说明
位 字段 类型 复位 说明
31-8 RESERVED R 0h
7-0 STAT R 0h 中断索引状态
  • 00h = 没有中断待处理
  • 1h = RX FIFO 上溢事件/中断待处理
  • 2h = 发送奇偶校验事件/中断待处理
  • 3h = SPI 接收超时中断
  • 4h = 接收事件/中断待处理
  • 5h = 发送事件/中断待处理
  • 6h = 发送缓冲器空事件/中断待处理
  • 7h = 发送结束事件/中断待处理
  • 8h = 接收 DMA 完成事件/中断待处理
  • 9h = 发送 DMA 完成事件/中断待处理
  • Ah = TX FIFO 下溢中断
  • Bh = RX FIFO 填满中断

23.3.9 IMASK（偏移 = 1028h）[复位 = 00000000h]

图 23-17 显示了 IMASK，表 23-17 中对此进行了介绍。

返回到汇总表。

中断屏蔽。如果设置了某个位，相应的中断会被取消屏蔽。取消屏蔽中断会导致原始中断显示在 IIDX 以及 MIS 中。

图 23-17 IMASK
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED RXFULL TXFIFO_UNF DMA_DONE_TX
R-0h R/W-0h R/W-0h R/W-0h
7 6 5 4 3 2 1 0
DMA_DONE_RX 空闲 TXEMPTY TX RX RTOUT PER RXFIFO_OVF
R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h
表 23-17 IMASK 字段说明
位 字段 类型 复位 说明
31-11 RESERVED R 0h
10 RXFULL R/W 0h Rx FIFO 填满中断屏蔽
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽
9 TXFIFO_UNF R/W 0h TX FIFO 下溢中断屏蔽
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽
8 DMA_DONE_TX R/W 0h TX 事件 DMA 完成 1 事件屏蔽。
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽
7 DMA_DONE_RX R/W 0h RX 事件 DMA 完成 1 事件屏蔽。
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽
6 空闲 R/W 0h SPI 空闲事件屏蔽。
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽
5 TXEMPTY R/W 0h 发送 FIFO 空事件屏蔽。
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽
4 TX R/W 0h 发送 FIFO 事件屏蔽。
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽
3 RX R/W 0h 接收 FIFO 事件。如果已达到选定的接收 FIFO 级别，则会设置该中断
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽
2 RTOUT R/W 0h 启用 SPI 接收超时事件屏蔽。
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽
1 PER R/W 0h 奇偶校验错误事件屏蔽。
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽
0 RXFIFO_OVF R/W 0h RXFIFO 上溢事件屏蔽。
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽

23.3.10 RIS（偏移 = 1030h）[复位 = 00000000h]

图 23-18 显示了 RIS，表 23-18 中对此进行了介绍。

返回到汇总表。

原始中断状态。反映所有挂起的中断，而不管屏蔽与否。RIS 寄存器允许用户实施轮询方案。即使相应的 IMASK 位未启用，也可以通过向 ICLR 寄存器位写入 1 来清除该寄存器中设置的标志。

图 23-18 RIS
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED RXFULL TXFIFO_UNF DMA_DONE_TX
R-0h R-0h R-0h R-0h
7 6 5 4 3 2 1 0
DMA_DONE_RX 空闲 TXEMPTY TX RX RTOUT PER RXFIFO_OVF
R-0h R-0h R-0h R-0h R-0h R-0h R-0h R-0h
表 23-18 RIS 字段说明
位 字段 类型 复位 说明
31-11 RESERVED R 0h
10 RXFULL R 0h RX FIFO 填满中断
  • 0h = 未发生中断
  • 1h = 发生中断
9 TXFIFO_UNF R 0h TX FIFO 下溢中断
  • 0h = 未发生中断
  • 1h = 发生中断
8 DMA_DONE_TX R 0h TX 的 DMA 完成 1 事件。如果 TX DMA 通道发送 DONE 信号，则会设置此中断。这允许在映射的外设内部处理 DMA 事件。
  • 0h = 未发生中断
  • 1h = 发生中断
7 DMA_DONE_RX R 0h RX 的 DMA 完成 1 事件。如果 RX DMA 通道发送 DONE 信号，则会设置此中断。这允许在映射的外设内部处理 DMA 事件。
  • 0h = 未发生中断
  • 1h = 发生中断
6 空闲 R 0h SPI 已完成传输并更改为空闲模式。当 BUSY 变为低电平时会设置该位。
  • 0h = 未发生中断
  • 1h = 发生中断
5 TXEMPTY R 0h 发送 FIFO 空中断屏蔽。如果发送 FIFO 中的所有数据都已移到移位寄存器，则会设置该中断。
  • 0h = 未发生中断
  • 1h = 发生中断
4 TX R 0h 发送 FIFO 事件。如果已达到选定的发送 FIFO 级别，则会设置该中断。
  • 0h = 未发生中断
  • 1h = 发生中断
3 RX R 0h 接收 FIFO 事件。如果已达到选定的接收 FIFO 级别，则会设置该中断
  • 0h = 未发生中断
  • 1h = 发生中断
2 RTOUT R 0h SPI 接收超时事件。
  • 0h = 未发生中断
  • 1h = 发生中断
1 PER R 0h 奇偶校验错误事件：如果检测到奇偶校验错误，则会设置该位
  • 0h = 未发生中断
  • 1h = 发生中断
0 RXFIFO_OVF R 0h RXFIFO 溢出事件。如果检测到 RX FIFO 溢出，则设置此中断。
  • 0h = 未发生中断
  • 1h = 发生中断

23.3.11 MIS（偏移 = 1038h）[复位 = 00000000h]

图 23-19 显示了 MIS，表 23-19 中对此进行了介绍。

返回到汇总表。

屏蔽中断状态。这是 IMASK 和 RIS 寄存器的与运算。

图 23-19 MIS
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED RXFULL TXFIFO_UNF DMA_DONE_TX
R-0h R-0h R-0h R-0h
7 6 5 4 3 2 1 0
DMA_DONE_RX 空闲 TXEMPTY TX RX RTOUT PER RXFIFO_OVF
R-0h R-0h R-0h R-0h R-0h R-0h R-0h R-0h
表 23-19 MIS 字段说明
位 字段 类型 复位 说明
31-11 RESERVED R 0h
10 RXFULL R 0h RX FIFO 填满中断
  • 0h = 未发生中断
  • 1h = 发生中断
9 TXFIFO_UNF R 0h TX FIFO 下溢中断
  • 0h = 未发生中断
  • 1h = 发生中断
8 DMA_DONE_TX R 0h 已屏蔽 TX 的 DMA 完成 1 事件。
  • 0h = 未发生中断
  • 1h = 发生中断
7 DMA_DONE_RX R 0h 已屏蔽 RX 的 DMA 完成 1 事件。
  • 0h = 未发生中断
  • 1h = 发生中断
6 空闲 R 0h 已屏蔽 SPI 空闲模式事件。
  • 0h = 未发生中断
  • 1h = 发生中断
5 TXEMPTY R 0h 已屏蔽发送 FIFO 空事件。
  • 0h = 未发生中断
  • 1h = 发生中断
4 TX R 0h 已屏蔽发送 FIFO 事件。如果已达到选定的发送 FIFO 级别，则会设置该中断。
  • 0h = 未发生中断
  • 1h = 发生中断
3 RX R 0h 已屏蔽接收 FIFO 事件。如果已达到选定的接收 FIFO 级别，则会设置该中断
  • 0h = 未发生中断
  • 1h = 发生中断
2 RTOUT R 0h 已屏蔽 SPI 接收超时中断。
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽
1 PER R 0h 已屏蔽奇偶校验错误事件：如果检测到奇偶校验错误，则会设置此位
  • 0h = 未发生中断
  • 1h = 发生中断
0 RXFIFO_OVF R 0h 已屏蔽 RXFIFO 上溢事件。如果检测到 RX FIFO 溢出，则设置此中断。
  • 0h = 未发生中断
  • 1h = 发生中断

23.3.12 ISET（偏移 = 1040h）[复位 = 00000000h]

图 23-20 显示了 ISET，表 23-20 中对此进行了介绍。

返回到汇总表。

中断设置。允许通过软件设置中断（在诊断和安全检查中很有用）。向 ISET 中的某个位写入 1 将设置事件，因此相关的 RIS 位也会置位。如果通过屏蔽启用了中断，那么也会设置相应的 MIS 位。

图 23-20 ISET
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED RXFULL TXFIFO_UNF DMA_DONE_TX
R-0h W-0h W-0h W-0h
7 6 5 4 3 2 1 0
DMA_DONE_RX 空闲 TXEMPTY TX RX RTOUT PER RXFIFO_OVF
W-0h W-0h W-0h W-0h W-0h W-0h W-0h W-0h
表 23-20 ISET 字段说明
位 字段 类型 复位 说明
31-11 RESERVED R 0h
10 RXFULL W 0h 设置 RX FIFO 填满事件
  • 0h = 写入无效
  • 1h = 设置中断
9 TXFIFO_UNF W 0h 设置 TX FIFO 下溢事件
  • 0h = 写入无效
  • 1h = 设置中断
8 DMA_DONE_TX W 0h 为 TX 设置 DMA 完成 1 事件。
  • 0h = 写入 0 无效
  • 1h = 设置中断
7 DMA_DONE_RX W 0h 为 RX 设置 DMA 完成 1 事件。
  • 0h = 写入 0 无效
  • 1h = 设置中断
6 空闲 W 0h 设置 SPI 空闲模式事件。
  • 0h = 写入 0 无效
  • 1h = 设置中断
5 TXEMPTY W 0h 设置发送 FIFO 空事件。
  • 0h = 写入 0 无效
  • 1h = 设置中断
4 TX W 0h 设置发送 FIFO 事件。
  • 0h = 写入 0 无效
  • 1h = 设置中断
3 RX W 0h 设置接收 FIFO 事件。
  • 0h = 写入 0 无效
  • 1h = 设置中断
2 RTOUT W 0h 设置 SPI 接收超时事件。
  • 0h = 写入 0 无效
  • 1h = 设置中断屏蔽
1 PER W 0h 设置奇偶校验错误事件。
  • 0h = 写入 0 无效
  • 1h = 设置中断
0 RXFIFO_OVF W 0h 设置 RXFIFO 上溢事件。
  • 0h = 写入 0 无效
  • 1h = 设置中断

23.3.13 ICLR（偏移 = 1048h）[复位 = 00000000h]

图 23-21 显示了 ICLR，表 23-21 中对此进行了介绍。

返回到汇总表。

中断清除。写入 1 以清除相应的中断。

图 23-21 ICLR
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED RXFULL TXFIFO_UNF DMA_DONE_TX
R-0h W-0h W-0h W-0h
7 6 5 4 3 2 1 0
DMA_DONE_RX 空闲 TXEMPTY TX RX RTOUT PER RXFIFO_OVF
W-0h W-0h W-0h W-0h W-0h W-0h W-0h W-0h
表 23-21 ICLR 字段说明
位 字段 类型 复位 说明
31-11 RESERVED R 0h
10 RXFULL W 0h 清除 RX FIFO 下溢事件
  • 0h = 写入无效
  • 1h = 清除中断
9 TXFIFO_UNF W 0h 清除 TXFIFO 下溢事件
  • 0h = 写入无效
  • 1h = 清除中断
8 DMA_DONE_TX W 0h 清除 TX 的 DMA 完成 1 事件。
  • 0h = 写入 0 无效
  • 1h = 清除中断
7 DMA_DONE_RX W 0h 清除 RX 的 DMA 完成 1 事件。
  • 0h = 写入 0 无效
  • 1h = 清除中断
6 空闲 W 0h 清除 SPI 空闲模式事件。
  • 0h = 写入 0 无效
  • 1h = 清除中断
5 TXEMPTY W 0h 清除发送 FIFO 空事件。
  • 0h = 写入 0 无效
  • 1h = 清除中断
4 TX W 0h 清除发送 FIFO 事件。
  • 0h = 写入 0 无效
  • 1h = 清除中断
3 RX W 0h 清除接收 FIFO 事件。
  • 0h = 写入 0 无效
  • 1h = 清除中断
2 RTOUT W 0h 清除 SPI 接收超时事件。
  • 0h = 写入 0 无效
  • 1h = 设置中断屏蔽
1 PER W 0h 清除奇偶校验错误事件。
  • 0h = 写入 0 无效
  • 1h = 清除中断
0 RXFIFO_OVF W 0h 清除 RXFIFO 上溢事件。
  • 0h = 写入 0 无效
  • 1h = 清除中断

23.3.14 IIDX（偏移 = 1050h）[复位 = 00000000h]

图 23-22 显示了 IIDX，表 23-22 中对此进行了介绍。

返回到汇总表。

该寄存器提供了具有最高优先级的中断索引。值 0x00 表示没有事件挂起。中断 1 是最高优先级，IIDX 是第二高优先级、4、8、…IIDX^31 是最低优先级。也就是说，设置为 1 的最低位位置表示最高优先级的挂起中断。优先级顺序是固定的。但是，用户可以使用其他寄存器来实现自己的优先级方案，这些寄存器显示了已经发生的中断的完整集合。每次读取时，仅指示一个中断。读取时，当前中断（最高优先级）由硬件自动清除，同时 [RIS] 和 [MIS] 中相应的中断标志也会被清除。从 CPU（不是从调试接口）读取后，必须使用下一个最高优先级中断更新该寄存器，如果没有中断挂起，则应显示 0x0。

图 23-22 IIDX
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED STAT
R-0h R-0h
表 23-22 IIDX 字段说明
位 字段 类型 复位 说明
31-8 RESERVED R 0h
7-0 STAT R 0h 中断索引状态
  • 00h = 没有中断待处理
  • 3h = SPI 接收超时中断
  • 4h = 接收事件/中断待处理

23.3.15 IMASK（偏移 = 1058h）[复位 = 00000000h]

图 23-23 显示了 IMASK，表 23-23 中对此进行了介绍。

返回到汇总表。

中断屏蔽。如果设置了某个位，相应的中断会被取消屏蔽。取消屏蔽中断会导致原始中断显示在 IIDX 以及 MIS 中。

图 23-23 IMASK
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED
R-0h
7 6 5 4 3 2 1 0
RESERVED RX RTOUT RESERVED
R-0h R/W-0h R/W-0h R-0h
表 23-23 IMASK 字段说明
位 字段 类型 复位 说明
31-4 RESERVED R 0h
3 RX R/W 0h 接收 FIFO 事件屏蔽。
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽
2 RTOUT R/W 0h SPI 接收超时事件屏蔽。
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽
1-0 RESERVED R 0h

23.3.16 RIS（偏移 = 1060h）[复位 = 00000000h]

图 23-24 显示了 RIS，表 23-24 中对此进行了介绍。

返回到汇总表。

原始中断状态。反映所有挂起的中断，而不管屏蔽与否。RIS 寄存器允许用户实施轮询方案。即使相应的 IMASK 位未启用，也可以通过向 ICLR 寄存器位写入 1 来清除该寄存器中设置的标志。

图 23-24 RIS
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED
R-0h
7 6 5 4 3 2 1 0
RESERVED RX RTOUT RESERVED
R-0h R-0h R-0h R-0h
表 23-24 RIS 字段说明
位 字段 类型 复位 说明
31-4 RESERVED R 0h
3 RX R 0h 接收 FIFO 事件。如果已达到选定的接收 FIFO 级别，则会设置该中断
  • 0h = 未发生中断
  • 1h = 发生中断
2 RTOUT R 0h SPI 接收超时事件。
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽
1-0 RESERVED R 0h

23.3.17 MIS（偏移 = 1068h）[复位 = 00000000h]

图 23-25 显示了 MIS，表 23-25 中对此进行了介绍。

返回到汇总表。

屏蔽中断状态。这是 IMASK 和 RIS 寄存器的与运算。

图 23-25 MIS
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED
R-0h
7 6 5 4 3 2 1 0
RESERVED RX RTOUT RESERVED
R-0h R-0h R-0h R-0h
表 23-25 MIS 字段说明
位 字段 类型 复位 说明
31-4 RESERVED R 0h
3 RX R 0h 接收 FIFO 事件屏蔽。
  • 0h = 未发生中断
  • 1h = 发生中断
2 RTOUT R 0h SPI 接收超时事件屏蔽。
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽
1-0 RESERVED R 0h

23.3.18 ISET（偏移 = 1070h）[复位 = 00000000h]

图 23-26 显示了 ISET，表 23-26 中对此进行了介绍。

返回到汇总表。

中断设置。允许通过软件设置中断（在诊断和安全检查中很有用）。向 ISET 中的某个位写入 1 将设置事件，因此相关的 RIS 位也会置位。如果通过屏蔽启用了中断，那么也会设置相应的 MIS 位。

图 23-26 ISET
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED
R-0h
7 6 5 4 3 2 1 0
RESERVED RX RTOUT RESERVED
R-0h W-0h W-0h R-0h
表 23-26 ISET 字段说明
位 字段 类型 复位 说明
31-4 RESERVED R 0h
3 RX W 0h 设置接收 FIFO 事件。
  • 0h = 写入 0 无效
  • 1h = 设置中断
2 RTOUT W 0h 设置 SPI 接收超时事件。
  • 0h = 写入 0 无效
  • 1h = 设置中断屏蔽
1-0 RESERVED R 0h

23.3.19 ICLR（偏移 = 1078h）[复位 = 00000000h]

图 23-27 显示了 ICLR，表 23-27 中对此进行了介绍。

返回到汇总表。

中断清除。写入 1 以清除相应的中断。

图 23-27 ICLR
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED
R-0h
7 6 5 4 3 2 1 0
RESERVED RX RTOUT RESERVED
R-0h W-0h W-0h R-0h
表 23-27 ICLR 字段说明
位 字段 类型 复位 说明
31-4 RESERVED R 0h
3 RX W 0h 清除接收 FIFO 事件。
  • 0h = 写入 0 无效
  • 1h = 清除中断
2 RTOUT W 0h 清除 SPI 接收超时事件。
  • 0h = 写入 0 无效
  • 1h = 设置中断屏蔽
1-0 RESERVED R 0h

23.3.20 IIDX（偏移 = 1080h）[复位 = 00000000h]

图 23-28 显示了 IIDX，表 23-28 中对此进行了介绍。

返回到汇总表。

该寄存器提供了具有最高优先级的中断索引。值 0x00 表示没有事件挂起。中断 1 是最高优先级，IIDX 是第二高优先级、4、8、…IIDX^31 是最低优先级。也就是说，设置为 1 的最低位位置表示最高优先级的挂起中断。优先级顺序是固定的。但是，用户可以使用其他寄存器来实现自己的优先级方案，这些寄存器显示了已经发生的中断的完整集合。每次读取时，仅指示一个中断。读取时，当前中断（最高优先级）由硬件自动清除，同时 [RIS] 和 [MIS] 中相应的中断标志也会被清除。从 CPU（不是从调试接口）读取后，必须使用下一个最高优先级中断更新该寄存器，如果没有中断挂起，则应显示 0x0。

图 23-28 IIDX
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED STAT
R-0h R-0h
表 23-28 IIDX 字段说明
位 字段 类型 复位 说明
31-8 RESERVED R 0h
7-0 STAT R 0h 中断索引状态
  • 00h = 没有中断待处理
  • 5h = 发送事件/中断待处理

23.3.21 IMASK（偏移 = 1088h）[复位 = 00000000h]

图 23-29 显示了 IMASK，表 23-29 中对此进行了介绍。

返回到汇总表。

中断屏蔽。如果设置了某个位，相应的中断会被取消屏蔽。取消屏蔽中断会导致原始中断显示在 IIDX 以及 MIS 中。

图 23-29 IMASK
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED TX RESERVED
R-0h R/W-0h R-0h
表 23-29 IMASK 字段说明
位 字段 类型 复位 说明
31-5 RESERVED R 0h
4 TX R/W 0h 发送 FIFO 事件屏蔽。
  • 0h = 清除中断屏蔽
  • 1h = 设置中断屏蔽
3-0 RESERVED R 0h

23.3.22 RIS（偏移 = 1090h）[复位 = 00000000h]

图 23-30 显示了 RIS，表 23-30 中对此进行了介绍。

返回到汇总表。

原始中断状态。反映所有挂起的中断，而不管屏蔽与否。RIS 寄存器允许用户实施轮询方案。即使相应的 IMASK 位未启用，也可以通过向 ICLR 寄存器位写入 1 来清除该寄存器中设置的标志。

图 23-30 RIS
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED TX RESERVED
R-0h R-0h R-0h
表 23-30 RIS 字段说明
位 字段 类型 复位 说明
31-5 RESERVED R 0h
4 TX R 0h 发送 FIFO 事件：读取操作返回发送 FIFO 中断的当前屏蔽。写入 1 时会设置发送 FIFO 中断的屏蔽，这意味着中断状态将反映在 MIS.TXMIS 中。写入 0 会清除屏蔽，这意味着 MIS.TXMIS 不会反映中断。
  • 0h = 未发生中断
  • 1h = 发生中断
3-0 RESERVED R 0h

23.3.23 MIS（偏移 = 1098h）[复位 = 00000000h]

图 23-31 显示了 MIS，表 23-31 中对此进行了介绍。

返回到汇总表。

屏蔽中断状态。这是 IMASK 和 RIS 寄存器的与运算。

图 23-31 MIS
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED TX RESERVED
R-0h R-0h R-0h
表 23-31 MIS 字段说明
位 字段 类型 复位 说明
31-5 RESERVED R 0h
4 TX R 0h 已屏蔽发送 FIFO 事件
  • 0h = 未发生中断
  • 1h = 发生中断
3-0 RESERVED R 0h

23.3.24 ISET（偏移 = 10A0h）[复位 = 00000000h]

图 23-32 显示了 ISET，表 23-32 中对此进行了介绍。

返回到汇总表。

中断设置。允许通过软件设置中断（在诊断和安全检查中很有用）。向 ISET 中的某个位写入 1 将设置事件，因此相关的 RIS 位也会置位。如果通过屏蔽启用了中断，那么也会设置相应的 MIS 位。

图 23-32 ISET
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED TX RESERVED
R-0h W-0h R-0h
表 23-32 ISET 字段说明
位 字段 类型 复位 说明
31-5 RESERVED R 0h
4 TX W 0h 设置发送 FIFO 事件。
  • 0h = 写入 0 无效
  • 1h = 设置中断
3-0 RESERVED R 0h

23.3.25 ICLR（偏移 = 10A8h）[复位 = 00000000h]

图 23-33 显示了 ICLR，表 23-33 中对此进行了介绍。

返回到汇总表。

中断清除。写入 1 以清除相应的中断。

图 23-33 ICLR
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED TX RESERVED
R-0h W-0h R-0h
表 23-33 ICLR 字段说明
位 字段 类型 复位 说明
31-5 RESERVED R 0h
4 TX W 0h 清除发送 FIFO 事件。
  • 0h = 写入 0 无效
  • 1h = 清除中断
3-0 RESERVED R 0h

23.3.26 EVT_MODE（偏移 = 10E0h）[复位 = 00000000h]

图 23-34 展示了 EVT_MODE，表 23-34 中对此进行了介绍。

返回到汇总表。

事件模式寄存器。它用于选择在软件模式（软件清除 RIS）或硬件模式（硬件清除 RIS）下是否禁用每条线路

图 23-34 EVT_MODE
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED
R-0h
7 6 5 4 3 2 1 0
RESERVED INT2_CFG INT1_CFG INT0_CFG
R-0h R-0h R-0h R-0h
表 23-34 EVT_MODE 字段说明
位 字段 类型 复位 说明
31-6 RESERVED R 0h
5-4 INT2_CFG R 2h none.DMA_TRIG_TX 对应事件的事件线模式选择
  • 0h = 中断或事件线被禁用。
  • 1h = 中断或事件线路处于软件模式。软件必须清除 RIS。
  • 2h = 中断或事件线路处于硬件模式。硬件（另一个模块）会自动清除关联的 RIS 标志。
3-2 INT1_CFG R 2h none.DMA_TRIG_RX 对应事件的事件线模式选择
  • 0h = 中断或事件线被禁用。
  • 1h = 中断或事件线路处于软件模式。软件必须清除 RIS。
  • 2h = 中断或事件线路处于硬件模式。硬件（另一个模块）会自动清除关联的 RIS 标志。
1-0 INT0_CFG R 1h none.CPU_INT 对应事件的事件线模式选择
  • 0h = 中断或事件线被禁用。
  • 1h = 中断或事件线路处于软件模式。软件必须清除 RIS。
  • 2h = 中断或事件线路处于硬件模式。硬件（另一个模块）会自动清除关联的 RIS 标志。

23.3.27 INTCTL（偏移 = 10E4h）[复位 = 00000000h]

图 23-35 显示了 INTCTL，表 23-35 中对此进行了介绍。

返回到汇总表。

中断控制寄存器

图 23-35 INTCTL
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED
R-0h
7 6 5 4 3 2 1 0
RESERVED INTEVAL
R-0h W-0h
表 23-35 INTCTL 字段说明
位 字段 类型 复位 说明
31-1 RESERVED R 0h
0 INTEVAL W 0h 向该字段写入 1 会重新评估中断源。
  • 0h = 中断或事件线被禁用。
  • 1h = 中断或事件线路处于软件模式。软件必须清除 RIS。

23.3.28 CTL0（偏移 = 1100h）[复位 = 00000000h]

图 23-36 显示了 CTL0，表 23-36 中对此进行了介绍。

返回到汇总表。

SPI 控制寄存器 0

图 23-36 CTL0
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED CSCLR CSSEL RESERVED SPH SPO
R-0h R/W-0h R/W-0h R-0h R/W-0h R/W-0h
7 6 5 4 3 2 1 0
PACKEN FRF DSS
R/W-0h R/W-0h R/W-0h
表 23-36 CTL0 字段说明
位 字段 类型 复位 说明
31-15 RESERVED R 0h
14 CSCLR R/W 0h CS 无效时清除移位寄存器计数器
该位仅在外设模式 (CTL1.CP=0) 中适用。
  • 0h = 禁止在 CS 变为禁用状态时自动清除移位寄存器。
  • 1h = 允许在 CS 变为禁用状态时自动清除移位寄存器。
13-12 CSSEL R/W 0h 选择要在数据传输时控制的 CS 线路
该位同时适用于控制器/目标模式
  • 0h (R/W) = CS 线路选择：0
  • 1h (R/W) = CS 线路选择：1
  • 2h (R/W) = CS 线路选择：2
  • 3h (R/W) = CS 线路选择：3
11-10 RESERVED R 0h
9 SPH R/W 0h CLKOUT 相位（仅适用于 Motorola SPI 帧格式）
该位选择捕获数据的时钟沿并使其能够更改状态。
由于可以允许或不允许在第一个数据捕获沿之前进行时钟转换，所以对第一个发送的位的影响最大。
  • 0h = 在第一次时钟沿转换时捕获数据。
  • 1h = 在第二次时钟沿转换时捕获数据。
8 SPO R/W 0h CLKOUT 极性（仅限 Motorola SPI 帧格式）
  • 0h = SPI 在 CLKOUT 上生成稳态低电平值
  • 1h = SPI 在 CLKOUT 上生成稳态高电平值
7 PACKEN R/W 0h 打包使能。
为 1 时，在 IP 内部启用打包功能
为 0 时，在 IP 内部禁用打包功能
  • 0h = 禁用打包功能
  • 1h = 启用打包功能
6-5 FRF R/W 0h 帧格式选择
  • 0h = Motorola SPI 帧格式（3 线制模式）
  • 1h = Motorola SPI 帧格式（4 线制模式）
  • 2h = TI 同步串行帧格式
  • 3h = National Microwire 帧格式
4-0 DSS R/W 0h 数据大小选择。
值 0 - 2 是保留值，不得使用。
3h = 4_BIT：4 位数据
SPI 仅允许不超过 16 位的值
  • 3h (R/W) = 数据大小选择位：4
  • 4h (R/W) = 数据大小选择位：5
  • 5h (R/W) = 数据大小选择位：6
  • 6h (R/W) = 数据大小选择位：7
  • 7h (R/W) = 数据大小选择位：8
  • 8h (R/W) = 数据大小选择位：9
  • 9h (R/W) = 数据大小选择位：10
  • Ah (R/W) = 数据大小选择位：11
  • Bh (R/W) = 数据大小选择位：12
  • Ch (R/W) = 数据大小选择位：13
  • Dh (R/W) = 数据大小选择位：14
  • Eh (R/W) = 数据大小选择位：15
  • Fh (R/W) = 数据大小选择位：16

23.3.29 CTL1（偏移 = 1104h）[复位 = 00000004h]

图 23-37 显示了 CTL1，表 23-37 中对此进行了介绍。

返回到汇总表。

SPI 控制寄存器 1

图 23-37 CTL1
31 30 29 28 27 26 25 24
RESERVED RXTIMEOUT
R-0h R/W-0h
23 22 21 20 19 18 17 16
REPEATTX
R/W-0h
15 14 13 12 11 10 9 8
CDMODE CDENABLE RESERVED PTEN
R/W-0h R/W-0h R-0h R/W-0h
7 6 5 4 3 2 1 0
RESERVED PES PREN MSB POD CP LBM ENABLE
R-0h R/W-0h R/W-0h R/W-0h R/W-0h R/W-1h R/W-0h R/W-0h
表 23-37 CTL1 字段说明
位 字段 类型 复位 说明
31-30 RESERVED R 0h
29-24 RXTIMEOUT R/W 0h 接收超时（仅适用于外设模式）。定义在设置接收超时标志 RTOUT 之前或之后的时钟周期数。在控制器模式配置中通过用于时钟选择和分频器的控制寄存器来计算该时间。值为 0 将禁用此功能。
  • 0h = 最小值
  • 3Fh = 尽可能高的值
23-16 REPEATTX R/W 0h 重复上一次传输的计数器。0：禁用重复上一次传输。x：按给定的次数重复上一次传输。传输将通过将数据写入 Tx 缓冲区开始，发送数据的过程将按给定的值重复，因此数据将总共传输 X+1 次。该行为与将数据写入 Tx 缓冲区的行为相同，并与此处的值定义的次数相同。这可用于清理传输，或由外设提取特定数量的数据。
  • 0h = 最小值
  • FFh = 尽可能高的值
15-12 CDMODE R/W 0h 命令/数据模式值

当 CTL1.CDENABLE 为 1 时，CS3 线路用作 C/D 信号来区分命令（C/D 低电平）和数据（C/D 高电平）信息。

将一个值写入 CTL1.CDMODE 位后，C/D (CS3) 线路将在 SPI 发送给定数量的字节期间变为低电平（从下一个要发送的值开始），此后 C/D 线路将自动变为高电平

0：手动模式，C/D 信号为高电平。
1-14：在发送此字节数量期间，C/D 为低电平，此后该字段设置为 0 并且 C/D 变为高电平。任何时候读取该字段都会返回剩余的命令字节数。
15：手动模式，C/D 信号为低电平。
  • 0h = 手动模式：数据
  • 0h = 最小值
  • Fh =手动模式：命令
11 CDENABLE R/W 0h 命令/数据模式启用
  • 0h = CS3 用于芯片选择
  • 1h = CS3 用作 CD 信号
10-9 RESERVED R 0h
8 PTEN R/W 0h 奇偶校验发送使能
如果启用，则会对控制器和外设模式都执行奇偶校验发送。
  • 0h = 禁用奇偶校验发送
  • 1h = 启用奇偶校验发送
7 RESERVED R 0h
6 PES R/W 0h 偶校验选择
  • 0h = 奇校验模式
  • 1h = 偶校验模式
5 PREN R/W 0h 奇偶校验接收使能
如果启用，则会对控制器和外设模式都执行奇偶校验接收检查
在奇偶校验不匹配的情况下，将设置奇偶校验错误标志 RIS.PER。
  • 0h = 禁用奇偶校验接收功能
  • 1h = 启用奇偶校验接收功能
4 MSB R/W 0h MSB 优先选择。控制移位寄存器接收和发送的方向。
  • 0h = LSB 在前
  • 1h = MSB 在前
3 POD R/W 0h 外设模式：禁用数据输出
该位仅在外设模式下适用。在多外设系统拓扑中，SPI 控制器可以向所有外设广播消息，而只有一个外设驱动线路。
POD 可由 SPI 外设用于禁用线路上的驱动数据。
  • 0h = SPI 可在外设模式下驱动 MISO 输出。
  • 1h = SPI 无法在外设模式下驱动 MISO 输出。
2 CP R/W 1h 控制器或外设模式选择。仅当禁用 SPI (CTL1.ENABLE=0) 时才能修改该位。
  • 0h = 选择外设模式
  • 1h = 选择控制器模式
1 LBM R/W 0h 环回模式
  • 0h = 禁用环回模式
  • 1h = 启用环回模式
0 ENABLE R/W 0h SPI 启用
  • 0h = 禁用模块功能
  • 1h = 启用模块功能

23.3.30 CLKCTL（偏移 = 1108h）[复位 = 00000000h]

图 23-38 显示了 CLKCTL，表 23-38 中对此进行了介绍。

返回到汇总表。

时钟预分频器和分频器寄存器。该寄存器包含时钟预分频器和分频器设置。

图 23-38 CLKCTL
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
DSAMPLE RESERVED
R/W-0h R-0h
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED SCR
R-0h R/W-0h
表 23-38 CLKCTL 字段说明
位 字段 类型 复位 说明
31-28 DSAMPLE R/W 0h 延迟采样值。
在控制器模式下，输入引脚上的数据将被内部功能时钟定义的时钟周期延迟采样，从而放宽输入数据的设置时间。在系统中，如果电路板延迟和外部外设延迟超过控制器输入设置时间，该设置将非常有用。请参阅数据表了解控制器输入设置时间的值，并评估满足系统要求的 DSAMPLE 值。
注意：过高的 DSAMPLE 值可能会导致 HOLD 时间违规，必须在计算中考虑这一点。
  • 0h = 最小值
  • Fh = 尽可能高的值
27-10 RESERVED R 0h
9-0 SCR R/W 0h 串行时钟分频器：这用于生成 SPI 的发送和接收比特率。SPI 比特率为 (SPI 的功能时钟频率)/((SCR+1)*2)。SCR 是 0-1023 之间的值。
  • 0h = 最小值
  • 3FFh = 尽可能高的值

23.3.31 IFLS（偏移 = 110Ch）[复位 = 00000012h]

图 23-39 显示了 IFLS，表 23-39 中对此进行了介绍。

返回到汇总表。

IFLS 寄存器是中断 FIFO 级别选择寄存器。该寄存器可用于定义触发 TX、RX 和超时中断标志的电平。中断是在FIFO深度从不满足触发条件到满足触发条件的跳变沿产生的。简单来说，中断是在FIFO深度越过触发门限时产生的。例如，如果接收触发电平设置为中途标志，则会在接收 FIFO 中填充了两个或多个字符时触发中断。复位后，TXIFLSEL和RXIFLSEL位域均默认设置为1/2触发深度。

图 23-39 IFLS
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED RXIFLSEL TXIFLSEL
R-0h R/W-2h R/W-2h
表 23-39 IFLS 字段说明
位 字段 类型 复位 说明
31-6 RESERVED R 0h
5-3 RXIFLSEL R/W 2h SPI 接收中断 FIFO 级别选择。接收中断的触发点如下：
  • 0h = 保留
  • 1h = RX FIFO >= 1/4 满
  • 2h = RX FIFO >= 1/2 满（默认）
  • 3h = RX FIFO >= 3/4 满
  • 4h = 保留
  • 5h = RX FIFO 已满
  • 6h = 保留
  • 7h = 在 RX FIFO 包含 >= 1 帧时触发
2-0 TXIFLSEL R/W 2h SPI 发送中断 FIFO 级别选择。发送中断的触发点如下：
  • 0h = 保留
  • 1h = TX FIFO <= 3/4 空
  • 2h = TX FIFO <= 1/2 空（默认值）
  • 3h = TX FIFO <= 1/4 空
  • 4h = 保留
  • 5h = TX FIFO 为空
  • 6h = 保留
  • 7h =当 TX FIFO 具有 >= 1 个可用帧时触发。

23.3.32 STAT（偏移 = 1110h）[复位 = 00000000h]

图 23-40 显示了 STAT，表 23-40 中对此进行了介绍。

返回到汇总表。

状态寄存器

图 23-40 STAT
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED
R-0h
7 6 5 4 3 2 1 0
RESERVED BUSY RNF RFE TNF TFE
R-0h R-0h R-0h R-0h R-0h R-0h
表 23-40 STAT 字段说明
位 字段 类型 复位 说明
31-5 RESERVED R 0h
4 BUSY R 0h 忙
  • 0h = SPI 处于空闲模式。
  • 1h = SPI 当前正在发送和/或接收数据，或者发送 FIFO 不为空。
3 RNF R 1h 接收 FIFO 未满
  • 0h = 接收 FIFO 已满。
  • 1h = 接收 FIFO 未满。
2 RFE R 1h 接收 FIFO 为空。
  • 0h = 接收 FIFO 不为空。
  • 1h = 接收 FIFO 为空。
1 TNF R 1h 发送 FIFO 未满
  • 0h = 发送 FIFO 已满。
  • 1h = 发送 FIFO 未满。
0 TFE R 1h 发送 FIFO 为空。
  • 0h = 发送 FIFO 不为空。
  • 1h = 发送 FIFO 为空。

23.3.33 RXDATA（偏移 = 1130h）[复位 = 00000000h]

图 23-41 显示了 RXDATA，表 23-41 中对此进行了介绍。

返回到汇总表。

RXDATA 寄存器
读取该寄存器将返回 FIFO 的值。如果 FIFO 为空，则返回最后读取的值。

写入不产生影响并被忽略。
当 PACKEN=1 时，FIFO 的两个条目作为 32 位值返回。当 PACKEN=0 时，FIFO 的一个条目作为 16 位值返回。

图 23-41 RXDATA
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
DATA
R-0h
表 23-41 RXDATA 字段说明
位 字段 类型 复位 说明
31-0 DATA R 0h 接收的数据
当 PACKEN=1 时，FIFO 的两个条目作为 32 位值返回。当 PACKEN=0 时，FIFO 的一个条目作为 16 位值返回。
当接收逻辑从传入数据帧中删除数据值时，会将这些数据值放入接收 FIFO 内部由当前 FIFO 写入指针指向的条目中。
接收到的小于 16 位的数据在接收缓冲器中自动右对齐。
  • 0h = 最小值
  • FFFFFFFFh = 尽可能高的值

23.3.34 TXDATA（偏移 = 1140h）[复位 = 00000000h]

图 23-42 显示了 TXDATA，表 23-42 中对此进行了介绍。

返回到汇总表。

TXDATA 寄存器
写入操作将数据放入 TX FIFO 中。读取该寄存器将返回最后写入的值。
当 PACKEN=0 时，只会将写入寄存器的数据的低 16 位传输到一个 16 位宽的 TX FIFO 条目
当 PACKEN=1 时，32 位写入数据的高 16 位和低 16 位都会传输到两个 16 位宽的 TX FIFO 条目

图 23-42 TXDATA
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
DATA
R/W-0h
表 23-42 TXDATA 字段说明
位 字段 类型 复位 说明
31-0 DATA R/W 0h 发送数据

读取时将返回最后写入的值。如果对该字段的最后一次写入是 32 位写入 (PACKEN=1)，则将返回 32 位，如果最后一次写入是 16 位写入 (PACKEN=0)，则将返回这些 16 位。

写入时将根据 PACKEN 的值写入一个或两个 FIFO 条目。发送逻辑从发送 FIFO 中一次移出一个数据值。这个数据值加载到发送串行移位器中，然后以编程的比特率串行移出到 TXD 输出引脚。

当所选的数据大小小于 16 位时，用户必须将写入发送 FIFO 的数据右对齐。发送逻辑忽略未使用的位。
  • 0h = 最小值
  • FFFFFFFFh = 尽可能高的值