ZHCUAN6E October   2022  – May 2025 MSPM0L1105 , MSPM0L1106 , MSPM0L1116 , MSPM0L1117 , MSPM0L1227 , MSPM0L1227-Q1 , MSPM0L1228 , MSPM0L1228-Q1 , MSPM0L1303 , MSPM0L1304 , MSPM0L1304-Q1 , MSPM0L1305 , MSPM0L1305-Q1 , MSPM0L1306 , MSPM0L1306-Q1 , MSPM0L1343 , MSPM0L1344 , MSPM0L1345 , MSPM0L1346 , MSPM0L2227 , MSPM0L2227-Q1 , MSPM0L2228 , MSPM0L2228-Q1

 

  1.   1
  2.   使用前必读
    1.     关于本手册
    2.     命名惯例
    3.     术语表
    4.     相关文档
    5.     支持资源
    6.     商标
  3. 1 架构
    1. 1.1 架构概述
    2. 1.2 总线结构
    3. 1.3 平台存储器映射
      1. 1.3.1 代码区域
      2. 1.3.2 SRAM 区域
      3. 1.3.3 外设区域
      4. 1.3.4 子系统区域
      5. 1.3.5 系统 PPB 区域
    4. 1.4 启动配置
      1. 1.4.1 配置存储器 (NONMAIN)
        1. 1.4.1.1 由 CRC 支持的配置数据
        2. 1.4.1.2 16 位关键字段模式匹配
      2. 1.4.2 引导配置例程 (BCR)
        1. 1.4.2.1 串行线调试相关策略
          1. 1.4.2.1.1 SWD 安全级别 0
          2. 1.4.2.1.2 SWD 安全级别 1
          3. 1.4.2.1.3 SWD 安全级别 2
        2. 1.4.2.2 SWD 批量擦除和恢复出厂设置命令
        3. 1.4.2.3 闪存保护和完整性相关策略
          1. 1.4.2.3.1 锁定应用 (MAIN) 闪存
          2. 1.4.2.3.2 锁定配置 (NONMAIN) 闪存
          3. 1.4.2.3.3 静态写保护 NONMAIN 字段
        4. 1.4.2.4 应用程序 CRC 验证
        5. 1.4.2.5 快速引导
        6. 1.4.2.6 引导加载程序 (BSL) 启用/禁用策略
          1. 1.4.2.6.1 BSL 启用
      3. 1.4.3 引导加载程序 (BSL)
        1. 1.4.3.1 GPIO 调用
        2. 1.4.3.2 引导加载程序 (BSL) 安全策略
          1. 1.4.3.2.1 BSL 访问密码
          2. 1.4.3.2.2 BSL 读取策略
          3. 1.4.3.2.3 BSL 安全警报策略
        3. 1.4.3.3 应用版本
        4. 1.4.3.4 BSL 触发的批量擦除和恢复出厂设置
      4. 1.4.4 NONMAIN 布局类型
      5. 1.4.5 NONMAIN_TYPEA 寄存器
      6. 1.4.6 NONMAIN_TYPEC 寄存器
      7. 1.4.7 NONMAIN_TYPEE 寄存器
    5. 1.5 出厂常量
      1. 1.5.1 FACTORYREGION 寄存器
  4. 2 PMCU
    1. 2.1 PMCU 概述
      1. 2.1.1 电源域
      2. 2.1.2 工作模式
        1. 2.1.2.1 RUN 模式
        2. 2.1.2.2 SLEEP 模式
        3. 2.1.2.3 STOP 模式
        4. 2.1.2.4 STANDBY 模式
        5. 2.1.2.5 SHUTDOWN 模式
        6. 2.1.2.6 不同工作模式下支持的功能
        7. 2.1.2.7 暂停低功耗模式
    2. 2.2 电源管理 (PMU)
      1. 2.2.1 电源
      2. 2.2.2 内核稳压器
      3. 2.2.3 电源监控器
        1. 2.2.3.1 上电复位 (POR)
        2. 2.2.3.2 欠压复位 (BOR)
        3. 2.2.3.3 电源变化期间的 POR 和 BOR 行为
      4. 2.2.4 带隙基准
      5. 2.2.5 用于模拟多路复用器的 VBOOST
      6. 2.2.6 外设启用
        1. 2.2.6.1 低功耗模式下自动禁用外设
    3. 2.3 时钟模块 (CKM)
      1. 2.3.1 振荡器
        1. 2.3.1.1 内部低频振荡器 (LFOSC)
        2. 2.3.1.2 内部系统振荡器 (SYSOSC)
          1. 2.3.1.2.1 SYSOSC 换档
          2. 2.3.1.2.2 SYSOSC 频率和用户修整
          3. 2.3.1.2.3 SYSOSC 频率校正环路
            1. 2.3.1.2.3.1 外部电阻器模式下的 SYSOSC FCL (ROSC)
            2. 2.3.1.2.3.2 内部电阻模式下的 SYSOSC FCL
          4. 2.3.1.2.4 SYSOSC 用户修整过程
          5. 2.3.1.2.5 禁用 SYSOSC
        3. 2.3.1.3 低频晶体振荡器 (LFXT)
        4. 2.3.1.4 LFCLK_IN（数字时钟）
        5. 2.3.1.5 高频晶体振荡器 (HFXT)
        6. 2.3.1.6 HFCLK_IN（数字时钟）
      2. 2.3.2 时钟
        1. 2.3.2.1  MCLK（主时钟）树
        2. 2.3.2.2  CPUCLK（处理器时钟）
        3. 2.3.2.3  ULPCLK（低功耗时钟）
        4. 2.3.2.4  MFCLK（中频时钟）
        5. 2.3.2.5  MFPCLK（中频精密时钟）
        6. 2.3.2.6  LFCLK（低频时钟）
        7. 2.3.2.7  HFCLK（高频外部时钟）
        8. 2.3.2.8  HSCLK（高速时钟）
        9. 2.3.2.9  ADCCLK（ADC 采样周期时钟）
        10. 2.3.2.10 RTCCLK（RTC 时钟）
        11. 2.3.2.11 外部时钟输出 (CLK_OUT)
        12. 2.3.2.12 基础设施的直接时钟连接
      3. 2.3.3 时钟树
        1. 2.3.3.1 外设时钟源选择
      4. 2.3.4 时钟监控器
        1. 2.3.4.1 LFCLK 监测器
        2. 2.3.4.2 MCLK 监测器
        3. 2.3.4.3 启动监视器
          1. 2.3.4.3.1 LFOSC 启动监视器
          2. 2.3.4.3.2 LFXT 启动监视器
          3. 2.3.4.3.3 HFCLK 启动监视器
          4. 2.3.4.3.4 HSCLK 状态
      5. 2.3.5 频率时钟计数器 (FCC)
        1. 2.3.5.1 使用 FCC
        2. 2.3.5.2 FCC 频率计算和精度
    4. 2.4 系统控制器 (SYSCTL)
      1. 2.4.1  复位和器件初始化
        1. 2.4.1.1 复位级别
          1. 2.4.1.1.1 上电复位 (POR) 复位级别
          2. 2.4.1.1.2 欠压复位 (BOR) 复位电平
          3. 2.4.1.1.3 引导复位 (BOOTRST) 复位电平
          4. 2.4.1.1.4 系统复位 (SYSRST) 复位级别
          5. 2.4.1.1.5 仅 CPU 复位 (CPURST) 复位电平
        2. 2.4.1.2 POR 之后的初始条件
        3. 2.4.1.3 NRST 引脚
        4. 2.4.1.4 SWD 引脚
        5. 2.4.1.5 在软件中生成复位
        6. 2.4.1.6 复位原因
        7. 2.4.1.7 外设复位控制
        8. 2.4.1.8 引导失败处理
      2. 2.4.2  选择工作模式
      3. 2.4.3  异步快速时钟请求
      4. 2.4.4  SRAM 写保护
      5. 2.4.5  闪存等待状态
      6. 2.4.6  闪存存储体地址交换
      7. 2.4.7  关断模式处理（如果存在）
      8. 2.4.8  配置锁定
      9. 2.4.9  系统状态
      10. 2.4.10 错误处理
      11. 2.4.11 SYSCTL 事件
        1. 2.4.11.1 CPU 中断事件 (CPU_INT)
        2. 2.4.11.2 不可屏蔽中断事件 (NMI)
    5. 2.5 快速入门参考
      1. 2.5.1 默认器件配置
      2. 2.5.2 利用 MFCLK
      3. 2.5.3 优化 STOP 模式下的功耗
      4. 2.5.4 优化 STANDBY 模式下的功耗
      5. 2.5.5 提高 MCLK 和 ULPCLK 精度
      6. 2.5.6 低功耗模式下的高速时钟（SYSPLL、HFCLK）处理
      7. 2.5.7 通过优化实现最低唤醒延迟
      8. 2.5.8 通过优化在 RUN/SLEEP 模式下实现最低峰值电流
    6. 2.6 SYSCTL 布局类型
    7. 2.7 SYSCTL_TYPEA 寄存器
    8. 2.8 SYSCTL_TYPEB 寄存器
    9. 2.9 SYSCTL_TYPEC 寄存器
  5. 3 CPU
    1. 3.1 概述
    2. 3.2 Arm Cortex-M0+ CPU
      1. 3.2.1 CPU 寄存器文件
      2. 3.2.2 堆栈行为
      3. 3.2.3 执行模式和特权等级
      4. 3.2.4 地址空间和支持的数据大小
    3. 3.3 中断和异常
      1. 3.3.1 外设中断 (IRQ)
        1. 3.3.1.1 嵌套矢量中断控制器 (NVIC)
        2. 3.3.1.2 中断组
        3. 3.3.1.3 唤醒控制器 (WUC)
      2. 3.3.2 中断和异常表
      3. 3.3.3 处理器锁定方案
    4. 3.4 CPU 外设
      1. 3.4.1 系统控制模块 (SCB)
      2. 3.4.2 系统时钟周期计时器 (SysTick)
    5. 3.5 只读存储器 (ROM)
    6. 3.6 CPUSS 寄存器
    7. 3.7 WUC 寄存器
  6. 4 安全
    1. 4.1 概述
      1. 4.1.1 安全启动
      2. 4.1.2 客户安全代码 (CSC)
    2. 4.2 引导和启动序列
      1. 4.2.1 CSC 编程概述
    3. 4.3 安全密钥存储
    4. 4.4 闪存保护
      1. 4.4.1 存储体交换
      2. 4.4.2 写保护
      3. 4.4.3 读取-执行保护
      4. 4.4.4 IP 保护
      5. 4.4.5 数据存储体保护
      6. 4.4.6 硬件单调计数器
    5. 4.5 SRAM 保护
    6. 4.6 SECURITY 寄存器
  7. 5 DMA
    1. 5.1 DMA 概述
    2. 5.2 DMA 操作
      1. 5.2.1  寻址模式
      2. 5.2.2  通道类型
      3. 5.2.3  传输模式
        1. 5.2.3.1 单字或单字节传输
        2. 5.2.3.2 块传输
        3. 5.2.3.3 重复单字或单字节传输
        4. 5.2.3.4 重复块传输
        5. 5.2.3.5 跨步模式
      4. 5.2.4  扩展模式
        1. 5.2.4.1 填充模式
        2. 5.2.4.2 表模式
      5. 5.2.5  初始化 DMA 传输
      6. 5.2.6  停止 DMA 传输
      7. 5.2.7  通道的优先级
      8. 5.2.8  突发块模式
      9. 5.2.9  DMA 与系统中断结合使用
      10. 5.2.10 DMA 控制器中断
      11. 5.2.11 DMA 触发事件状态
      12. 5.2.12 DMA 工作模式支持
        1. 5.2.12.1 在 RUN 模式下传输
        2. 5.2.12.2 在 SLEEP 模式下传输
        3. 5.2.12.3 在 STOP 模式下传输
        4. 5.2.12.4 在 STANDBY 模式下传输
      13. 5.2.13 DMA 地址和数据错误
      14. 5.2.14 中断和事件支持
    3. 5.3 DMA 寄存器
  8. 6 NVM（闪存）
    1. 6.1 NVM 概述
      1. 6.1.1 关键特性
      2. 6.1.2 系统组成部分
      3. 6.1.3 术语
    2. 6.2 闪存存储体结构
      1. 6.2.1 存储体
      2. 6.2.2 闪存区域
      3. 6.2.3 寻址
        1. 6.2.3.1 闪存映射
      4. 6.2.4 存储器组织示例
    3. 6.3 闪存控制器
      1. 6.3.1 闪存控制器命令概述
      2. 6.3.2 NOOP 命令
      3. 6.3.3 PROGRAM 命令
        1. 6.3.3.1 编程位屏蔽行为
        2. 6.3.3.2 编程少于一个闪存字
        3. 6.3.3.3 目标数据对齐（仅限使用单闪存字编程的器件）
        4. 6.3.3.4 目标数据对齐（使用多字编程的器件）
        5. 6.3.3.5 执行 PROGRAM 操作
      4. 6.3.4 ERASE 命令
        1. 6.3.4.1 擦除扇区屏蔽行为
        2. 6.3.4.2 执行 ERASE 操作
      5. 6.3.5 READVERIFY 命令
        1. 6.3.5.1 执行 READVERIFY 操作
      6. 6.3.6 BLANKVERIFY 命令
        1. 6.3.6.1 执行 BLANKVERIFY 操作
      7. 6.3.7 命令诊断
        1. 6.3.7.1 状态命令
        2. 6.3.7.2 地址转换
        3. 6.3.7.3 脉冲计数
      8. 6.3.8 使用存储体 ID、区域 ID 和存储体地址覆盖系统地址
      9. 6.3.9 FLASHCTL 事件
        1. 6.3.9.1 CPU 中断事件发布者
    4. 6.4 写保护
      1. 6.4.1 写保护分辨率
      2. 6.4.2 静态写保护
      3. 6.4.3 动态写保护
        1. 6.4.3.1 为 MAIN 区域配置保护
        2. 6.4.3.2 为 NONMAIN 区域配置保护
    5. 6.5 读取接口
      1. 6.5.1 存储体地址交换
    6. 6.6 FLASHCTL 寄存器
  9. 7 事件
    1. 7.1 事件概述
      1. 7.1.1 事件发布者
      2. 7.1.2 事件订阅者
      3. 7.1.3 事件结构路由
        1. 7.1.3.1 CPU 中断事件路由 (CPU_INT)
        2. 7.1.3.2 DMA 触发事件路由 (DMA_TRIGx)
        3. 7.1.3.3 通用事件路由 (GEN_EVENTx)
      4. 7.1.4 事件路由映射
      5. 7.1.5 事件传播延迟
    2. 7.2 事件操作
      1. 7.2.1 CPU 中断
      2. 7.2.2 DMA 触发
      3. 7.2.3 外设间事件
      4. 7.2.4 扩展的模块说明寄存器
      5. 7.2.5 使用事件寄存器
        1. 7.2.5.1 事件寄存器
        2. 7.2.5.2 配置事件
        3. 7.2.5.3 响应应用软件中的 CPU 中断
        4. 7.2.5.4 硬件事件处理
  10. 8 IOMUX
    1. 8.1 IOMUX 概述
      1. 8.1.1 IO 类型和模拟共享
    2. 8.2 IOMUX 运行
      1. 8.2.1 外设功能 (PF) 分配
      2. 8.2.2 逻辑高电平转换到高阻态
      3. 8.2.3 逻辑反相
      4. 8.2.4 SHUTDOWN 模式唤醒逻辑
      5. 8.2.5 上拉/下拉电阻
      6. 8.2.6 驱动强度控制
      7. 8.2.7 迟滞和逻辑电平控制
    3. 8.3 IOMUX 寄存器
  11. 9 GPIO
    1. 9.1 GPIO 概述
    2. 9.2 GPIO 操作
      1. 9.2.1 GPIO 端口
      2. 9.2.2 GPIO 读取/写入接口
      3. 9.2.3 GPIO 输入干扰滤波和同步
      4. 9.2.4 GPIO 快速唤醒
      5. 9.2.5 GPIO DMA 接口
      6. 9.2.6 事件发布者和订阅者
    3. 9.3 GPIO 寄存器
  12. 10AESADV
    1. 10.1 AESADV 概述
      1. 10.1.1 AESADV 性能
    2. 10.2 AESADV 运行
      1. 10.2.1 加载密钥
      2. 10.2.2 写入输入数据
      3. 10.2.3 读取输出数据
      4. 10.2.4 操作说明
        1. 10.2.4.1 单块操作
        2. 10.2.4.2 电码本 (ECB) 模式
          1. 10.2.4.2.1 ECB 加密
          2. 10.2.4.2.2 ECB 解密
        3. 10.2.4.3 密码分组链接 (CBC) 模式
          1. 10.2.4.3.1 CBC 加密
          2. 10.2.4.3.2 CBC 解密
        4. 10.2.4.4 输出反馈 (OFB) 模式
          1. 10.2.4.4.1 OFB 加密
          2. 10.2.4.4.2 OFB 解密
        5. 10.2.4.5 密码反馈 (CFB) 模式
          1. 10.2.4.5.1 CFB 加密
          2. 10.2.4.5.2 CFB 解密
        6. 10.2.4.6 计数器模式 (CTR)
          1. 10.2.4.6.1 CTR 加密
          2. 10.2.4.6.2 CTR 解密
        7. 10.2.4.7 伽罗瓦计数器模式 (GCM)
          1. 10.2.4.7.1 GHASH 运算
          2. 10.2.4.7.2 GCM 工作模式
            1. 10.2.4.7.2.1 自主 GCM 操作
              1. 10.2.4.7.2.1.1 GMAC
            2. 10.2.4.7.2.2 带有预计算值的 GCM
            3. 10.2.4.7.2.3 带有预计算 H 值且 Y0 加密值强制为零的 GCM 操作
        8. 10.2.4.8 带密码分组链接消息身份验证代码的计数器 (CCM)
          1. 10.2.4.8.1 CCM 操作
      5. 10.2.5 AES 事件
        1. 10.2.5.1 CPU 中断事件发布者 (CPU_EVENT)
        2. 10.2.5.2 DMA 触发事件发布者 (DMA_TRIG_DATAIN)
        3. 10.2.5.3 DMA 触发事件发布者 (DMA_TRIG_DATAOUT)
    3. 10.3 AESADV 寄存器
  13. 11CRC
    1. 11.1 CRC 概述
      1. 11.1.1 CRC16-CCITT
      2. 11.1.2 CRC32-ISO3309
    2. 11.2 CRC 运行
      1. 11.2.1 CRC 生成器实现
      2. 11.2.2 配置
        1. 11.2.2.1 多项式选择
        2. 11.2.2.2 位顺序
        3. 11.2.2.3 字节交换
        4. 11.2.2.4 字节顺序
        5. 11.2.2.5 CRC C 库兼容性
    3. 11.3 CRCP0 寄存器
  14. 12密钥库
    1. 12.1 概述
    2. 12.2 详细说明
    3. 12.3 KEYSTORECTL 寄存器
  15. 13TRNG
    1. 13.1 TRNG 概述
    2. 13.2 TRNG 运行
      1. 13.2.1 TRNG 生成数据路径
      2. 13.2.2 时钟配置和输出速率
      3. 13.2.3 低功耗模式下的行为
      4. 13.2.4 健康检测
        1. 13.2.4.1 数字块启动自检
        2. 13.2.4.2 模拟块启动自检
        3. 13.2.4.3 运行时健康检测
          1. 13.2.4.3.1 重复计数测试
          2. 13.2.4.3.2 自适应比例测试
          3. 13.2.4.3.3 处理运行时运行状况测试失败
      5. 13.2.5 配置
        1. 13.2.5.1 TRNG 状态机
          1. 13.2.5.1.1 更改 TRNG 状态
        2. 13.2.5.2 使用 TRNG
        3. 13.2.5.3 TRNG 事件
          1. 13.2.5.3.1 CPU 中断事件发布者 (CPU_INT)
    3. 13.3 TRNG 寄存器
  16. 14温度传感器
  17. 15ADC
    1. 15.1 ADC 概述
    2. 15.2 ADC 操作
      1. 15.2.1  ADC 内核
      2. 15.2.2  电压基准选项
      3. 15.2.3  通用分辨率模式
      4. 15.2.4  硬件均值计算
      5. 15.2.5  ADC 时钟
      6. 15.2.6  常见的 ADC 用例
      7. 15.2.7  断电行为
      8. 15.2.8  采样触发源和采样模式
        1. 15.2.8.1 自动采样模式
        2. 15.2.8.2 手动采样模式
      9. 15.2.9  采样周期
      10. 15.2.10 转换模式
      11. 15.2.11 数据格式
      12. 15.2.12 高级特性
        1. 15.2.12.1 窗口比较器
        2. 15.2.12.2 DMA 和 FIFO 操作
        3. 15.2.12.3 模拟外设互连
      13. 15.2.13 状态寄存器
      14. 15.2.14 ADC 事件
        1. 15.2.14.1 CPU 中断事件发布者 (CPU_INT)
        2. 15.2.14.2 通用事件发布者 (GEN_EVENT)
        3. 15.2.14.3 DMA 触发事件发布者 (DMA_TRIG)
        4. 15.2.14.4 通用事件订阅者 (FSUB_0)
    3. 15.3 ADC12 寄存器
  18. 16COMP
    1. 16.1 比较器概述
    2. 16.2 比较器运行
      1. 16.2.1  比较器配置
      2. 16.2.2  比较器通道选择
      3. 16.2.3  比较器输出
      4. 16.2.4  输出滤波器
      5. 16.2.5  采样输出模式
      6. 16.2.6  消隐模式
      7. 16.2.7  基准电压发生器
      8. 16.2.8  比较器滞后
      9. 16.2.9  输入短路开关
      10. 16.2.10 中断和事件支持
        1. 16.2.10.1 CPU 中断事件发布者 (CPU_INT)
        2. 16.2.10.2 通用事件发布者 (GEN_EVENT)
        3. 16.2.10.3 通用事件订阅者
    3. 16.3 COMP 寄存器
  19. 17OPA
    1. 17.1 OPA 概述
    2. 17.2 OPA 运行
      1. 17.2.1 模拟内核
      2. 17.2.2 上电行为
      3. 17.2.3 输入
      4. 17.2.4 输出
      5. 17.2.5 时钟要求
      6. 17.2.6 斩波
      7. 17.2.7 OPA 放大器模式
        1. 17.2.7.1 通用模式
        2. 17.2.7.2 缓冲模式
        3. 17.2.7.3 OPA PGA 模式
          1. 17.2.7.3.1 反相 PGA 模式
          2. 17.2.7.3.2 同相 PGA 模式
        4. 17.2.7.4 差分放大器模式
        5. 17.2.7.5 级联放大器模式
      8. 17.2.8 选择 OPA 配置
      9. 17.2.9 烧毁电流源
    3. 17.3 OA 寄存器
  20. 18GPAMP
    1. 18.1 GPAMP 概述
    2. 18.2 GPAMP 操作
      1. 18.2.1 模拟内核
      2. 18.2.2 上电行为
      3. 18.2.3 输入
      4. 18.2.4 输出
      5. 18.2.5 GPAMP 放大器模式
        1. 18.2.5.1 通用模式
        2. 18.2.5.2 ADC 缓冲模式
        3. 18.2.5.3 单位增益模式
      6. 18.2.6 斩波
    3. 18.3 GPAMP 寄存器
  21. 19VREF
    1. 19.1 VREF 概述
    2. 19.2 VREF 运行
      1. 19.2.1 内部基准生成
      2. 19.2.2 外部基准输入
      3. 19.2.3 模拟外设接口
    3. 19.3 VREF 寄存器
  22. 20LCD
    1. 20.1 LCD 简介
      1. 20.1.1 LCD 工作原理
      2. 20.1.2 静态模式
      3. 20.1.3 2 路复用模式
      4. 20.1.4 3 路复用模式
      5. 20.1.5 4 路复用模式
      6. 20.1.6 6 路复用模式
      7. 20.1.7 8 路复用模式
      8. 20.1.8 引言
      9. 20.1.9 LCD 波形
    2. 20.2 LCD 时钟
    3. 20.3 电压生成
      1. 20.3.1  模式 0 - 从外部基准和外部电阻分压器生成电压
      2. 20.3.2  模式 1 - 从 AVDD 和外部电阻分压器生成电压
      3. 20.3.3  模式 2 - 从外部基准和内部电阻分压器生成电压
      4. 20.3.4  模式 3 - 从 AVDD 和内部电阻梯生成电压
      5. 20.3.5  模式 4 - 使用外部电源从电荷泵生成电压
      6. 20.3.6  模式 5 - 使用 AVDD 从电荷泵生成电压
      7. 20.3.7  模式 6 - 在 R13 上使用外部基准从电荷泵生成电压
      8. 20.3.8  模式 7 - 在 R13 上使用内部基准从电荷泵生成电压
      9. 20.3.9  电荷泵
      10. 20.3.10 内部基准生成
    4. 20.4 模拟多路复用器
      1. 20.4.1 静态模式
      2. 20.4.2 非静态 1/3 偏置模式
      3. 20.4.3 非静态 1/4 偏置模式
      4. 20.4.4 低功耗模式开关控制
    5. 20.5 LCD 存储器和输出驱动器
      1. 20.5.1 LCD 存储器结构
        1. 20.5.1.1 1 路复用至 4 路复用模式下的存储器结构
        2. 20.5.1.2 5 路复用至 8 路复用模式下的存储器结构
        3. 20.5.1.3 配置存储器
        4. 20.5.1.4 访问存储器和输出驱动器
        5. 20.5.1.5 闪烁覆盖
    6. 20.6 IO 多路复用
    7. 20.7 中断生成
    8. 20.8 电源域和功耗模式
    9. 20.9 LCD 寄存器
  23. 21UART
    1. 21.1 UART 概述
      1. 21.1.1 外设的用途
      2. 21.1.2 特性
      3. 21.1.3 功能方框图
    2. 21.2 UART 运行
      1. 21.2.1 时钟控制
      2. 21.2.2 信号说明
      3. 21.2.3 通用架构和协议
        1. 21.2.3.1  发送/接收逻辑
        2. 21.2.3.2  位采样
        3. 21.2.3.3  多数表决功能
        4. 21.2.3.4  波特率生成
        5. 21.2.3.5  数据传输
        6. 21.2.3.6  错误和状态
        7. 21.2.3.7  本地互连网络 (LIN) 支持
          1. 21.2.3.7.1 LIN 响应者传输延迟
        8. 21.2.3.8  流控
        9. 21.2.3.9  空闲线多处理器
        10. 21.2.3.10 9 位 UART 模式
        11. 21.2.3.11 RS485 支持
        12. 21.2.3.12 DALI 协议
        13. 21.2.3.13 曼彻斯特编码和解码
        14. 21.2.3.14 IrDA 编码和解码
        15. 21.2.3.15 ISO7816 智能卡支持
        16. 21.2.3.16 地址检测
        17. 21.2.3.17 FIFO 操作
        18. 21.2.3.18 回送操作
        19. 21.2.3.19 干扰抑制
      4. 21.2.4 低功耗运行
      5. 21.2.5 复位注意事项
      6. 21.2.6 初始化
      7. 21.2.7 中断和事件支持
        1. 21.2.7.1 CPU 中断事件发布者 (CPU_INT)
        2. 21.2.7.2 DMA 触发发布者（DMA_TRIG_RX、DMA_TRIG_TX）
      8. 21.2.8 仿真模式
    3. 21.3 UART 寄存器
  24. 22I2C
    1. 22.1 I2C 概述
      1. 22.1.1 外设的用途
      2. 22.1.2 特性
      3. 22.1.3 功能方框图
      4. 22.1.4 环境和外部连接
    2. 22.2 I2C 操作
      1. 22.2.1 时钟控制
        1. 22.2.1.1 时钟选择和 I2C 速度
        2. 22.2.1.2 时钟启动
      2. 22.2.2 信号说明
      3. 22.2.3 通用架构
        1. 22.2.3.1  I2C 总线功能概览
        2. 22.2.3.2  START 和 STOP 条件
        3. 22.2.3.3  带有7位地址的数据格式
        4. 22.2.3.4  应答
        5. 22.2.3.5  重复开始
        6. 22.2.3.6  SCL 时钟低电平超时
        7. 22.2.3.7  时钟延展
        8. 22.2.3.8  双地址
        9. 22.2.3.9  仲裁
        10. 22.2.3.10 多控制器模式
        11. 22.2.3.11 干扰抑制
        12. 22.2.3.12 FIFO 操作
          1. 22.2.3.12.1 在目标模式下刷新过时的 Tx 数据
        13. 22.2.3.13 环回模式
        14. 22.2.3.14 突发模式
        15. 22.2.3.15 DMA 操作
        16. 22.2.3.16 低功耗操作
      4. 22.2.4 协议说明
        1. 22.2.4.1 I2C 控制器模式
          1. 22.2.4.1.1 控制器配置
          2. 22.2.4.1.2 控制器模式操作
          3. 22.2.4.1.3 TX 为空时读取
        2. 22.2.4.2 I2C 目标模式
          1. 22.2.4.2.1 目标模式运行
      5. 22.2.5 复位注意事项
      6. 22.2.6 初始化
      7. 22.2.7 中断和事件支持
        1. 22.2.7.1 CPU 中断事件发布者 (CPU_INT)
        2. 22.2.7.2 DMA 触发发布者（DMA_TRIG1、DMA_TRIG0）
      8. 22.2.8 仿真模式
    3. 22.3 I2C 寄存器
  25. 23SPI
    1. 23.1 SPI 概述
      1. 23.1.1 外设的用途
      2. 23.1.2 特性
      3. 23.1.3 功能方框图
      4. 23.1.4 外部连接和信号说明
    2. 23.2 SPI 运行
      1. 23.2.1 时钟控制
      2. 23.2.2 通用架构
        1. 23.2.2.1 芯片选择和命令处理
          1. 23.2.2.1.1 片选控制
          2. 23.2.2.1.2 命令数据控制
        2. 23.2.2.2 数据格式
        3. 23.2.2.3 延迟的数据采样
        4. 23.2.2.4 时钟生成
        5. 23.2.2.5 FIFO 运行
        6. 23.2.2.6 环回模式
        7. 23.2.2.7 DMA 操作
        8. 23.2.2.8 重复传输模式
        9. 23.2.2.9 低功率模式
      3. 23.2.3 协议说明
        1. 23.2.3.1 Motorola SPI 帧格式
        2. 23.2.3.2 TI同步串行接口帧格式
      4. 23.2.4 复位注意事项
      5. 23.2.5 初始化
      6. 23.2.6 中断和事件支持
        1. 23.2.6.1 CPU 中断事件发布者 (CPU_INT)
        2. 23.2.6.2 DMA 触发发布者（DMA_TRIG_RX、DMA_TRIG_TX）
      7. 23.2.7 仿真模式
    3. 23.3 SPI 寄存器
  26. 24计时器 (TIMx)
    1. 24.1 TIMx 概述
      1. 24.1.1 TIMG 概述
        1. 24.1.1.1 TIMG 特性
        2. 24.1.1.2 功能方框图
      2. 24.1.2 TIMA 概述
        1. 24.1.2.1 TIMA 特性
        2. 24.1.2.2 功能方框图
      3. 24.1.3 TIMx 实例配置
    2. 24.2 TIMx 操作
      1. 24.2.1  计时器计数器
        1. 24.2.1.1 时钟源选择和预分频器
          1. 24.2.1.1.1 内部时钟和预分频器
          2. 24.2.1.1.2 外部信号触发
        2. 24.2.1.2 重复计数器（仅限 TIMA）
      2. 24.2.2  计数模式控制
        1. 24.2.2.1 单次触发和周期模式
        2. 24.2.2.2 向下计数模式
        3. 24.2.2.3 向上/向下计数模式
        4. 24.2.2.4 向上计数模式
        5. 24.2.2.5 相位加载（仅限 TIMA）
      3. 24.2.3  捕获/比较模块
        1. 24.2.3.1 捕获模式
          1. 24.2.3.1.1 输入选择、计数器条件和反转
            1. 24.2.3.1.1.1 CCP 输入边沿同步
            2. 24.2.3.1.1.2 CCP 输入脉冲条件
            3. 24.2.3.1.1.3 计数器控制操作
            4. 24.2.3.1.1.4 CCP 输入滤波
            5. 24.2.3.1.1.5 输入选择
          2. 24.2.3.1.2 用例
            1. 24.2.3.1.2.1 边沿时间捕获
            2. 24.2.3.1.2.2 周期捕获
            3. 24.2.3.1.2.3 脉宽捕捉
            4. 24.2.3.1.2.4 组合的脉宽和周期时间
          3. 24.2.3.1.3 QEI 模式（仅限支持 QEI 的 TIMG）
            1. 24.2.3.1.3.1 具有 2 信号的 QEI
            2. 24.2.3.1.3.2 具有索引输入的 QEI
            3. 24.2.3.1.3.3 QEI 错误检测
          4. 24.2.3.1.4 霍尔输入模式（仅限支持 QEI 的 TIMG）
        2. 24.2.3.2 比较模式
          1. 24.2.3.2.1 边沿计数
      4. 24.2.4  影子加载和影子比较
        1. 24.2.4.1 影子加载（仅限 TIMG4-7、TIMA）
        2. 24.2.4.2 影子比较（仅限 TIMG4-7、TIMG12-13 和 TIMA）
      5. 24.2.5  输出发生器
        1. 24.2.5.1 配置
        2. 24.2.5.2 用例
          1. 24.2.5.2.1 边沿对齐的 PWM
          2. 24.2.5.2.2 中心对齐 PWM
          3. 24.2.5.2.3 非对称 PWM（仅限 TIMA）
          4. 24.2.5.2.4 具有死区插入的互补 PWM（仅限 TIMA）
        3. 24.2.5.3 强制输出
      6. 24.2.6  故障处理程序（仅限 TIMA）
        1. 24.2.6.1 故障输入调节
        2. 24.2.6.2 故障输入源
        3. 24.2.6.3 故障条件下的计数器行为
        4. 24.2.6.4 故障条件下的输出行为
      7. 24.2.7  通过交叉触发同步
        1. 24.2.7.1 主计时器交叉触发器配置
        2. 24.2.7.2 次级计时器交叉触发器配置
      8. 24.2.8  低功耗运行
      9. 24.2.9  中断和事件支持
        1. 24.2.9.1 CPU 中断事件发布者 (CPU_INT)
        2. 24.2.9.2 通用事件发布者（GEN_EVENT0 和 GEN_EVENT1）
        3. 24.2.9.3 通用订阅者事件示例（COMP 至 TIMx）
      10. 24.2.10 调试处理程序（仅限 TIMA）
    3. 24.3 TIMx 寄存器
  27. 25低频子系统 (LFSS)
    1. 25.1  概述
    2. 25.2  时钟系统
    3. 25.3  使用 VBAT 进行 LFSS 复位
    4. 25.4  电源域和电源检测
      1. 25.4.1 在 VBAT 首次上电时启动
      2. 25.4.2 在 VDD 首次上电时启动
      3. 25.4.3 VDD 丢失时的行为
      4. 25.4.4 VBAT 丢失时的行为
      5. 25.4.5 器件进入 SHUTDOWN 模式时的行为
      6. 25.4.6 超级电容器充电电路
    5. 25.5  实时计数器 (RTC_x)
    6. 25.6  独立看门狗计时器 (IWDT)
    7. 25.7  防篡改输入和输出
      1. 25.7.1 IOMUX 模式
      2. 25.7.2 防篡改模式
        1. 25.7.2.1 篡改事件检测
        2. 25.7.2.2 时间戳事件输出
        3. 25.7.2.3 检测信号发生器
        4. 25.7.2.4 RTC 时钟输出
    8. 25.8  暂存区存储器
    9. 25.9  RTC、TIO 和 IWDT 的锁定功能
    10. 25.10 LFSS 寄存器
  28. 26低频子系统 (LFSS_B)
    1. 26.1 概述
    2. 26.2 时钟系统
    3. 26.3 LFSS 复位
    4. 26.4 实时计数器 (RTC_x)
    5. 26.5 独立看门狗计时器 (IWDT)
    6. 26.6 RTC 和 IWDT 的锁定功能
    7. 26.7 LFSS 寄存器
  29. 27RTC
    1. 27.1 概述
      1. 27.1.1 RTC 实例
    2. 27.2 基本操作
    3. 27.3 配置
      1. 27.3.1  时钟
      2. 27.3.2  读取和写入 RTC 外设寄存器
      3. 27.3.3  二进制与 BCD
      4. 27.3.4  闰年处理
      5. 27.3.5  日历报警配置
      6. 27.3.6  间隔报警配置
      7. 27.3.7  定期报警配置
      8. 27.3.8  Calibration
        1. 27.3.8.1 晶体偏移误差
          1. 27.3.8.1.1 偏移量误差校正机制
        2. 27.3.8.2 晶体温度误差
          1. 27.3.8.2.1 温度漂移校正机制
      9. 27.3.9  RTC 预分频器扩展
      10. 27.3.10 RTC 时间戳捕获
      11. 27.3.11 RTC 事件
        1. 27.3.11.1 CPU 中断事件发布者 (CPU_INT)
        2. 27.3.11.2 通用事件发布者 (GEN_EVENT)
    4. 27.4 RTC 寄存器
  30. 28IWDT
    1. 28.1 734
    2. 28.2 IWDT 时钟配置
    3. 28.3 IWDT 周期选择
    4. 28.4 IWDT 的调试行为
    5. 28.5 IWDT 寄存器
  31. 29WWDT
    1. 29.1 WWDT 概述
      1. 29.1.1 看门狗模式
      2. 29.1.2 间隔定时器模式
    2. 29.2 WWDT 运行
      1. 29.2.1 模式选择
      2. 29.2.2 时钟配置
      3. 29.2.3 低功耗模式行为
      4. 29.2.4 调试行为
      5. 29.2.5 WWDT 事件
        1. 29.2.5.1 CPU 中断事件发布者 (CPU_INT)
    3. 29.3 WWDT 寄存器
  32. 30调试
    1. 30.1 DEBUGSS 概述
      1. 30.1.1 调试互连
      2. 30.1.2 物理接口
      3. 30.1.3 调试访问端口
    2. 30.2 DEBUGSS 工作原理
      1. 30.2.1 调试特性
        1. 30.2.1.1 处理器调试
          1. 30.2.1.1.1 断点单元 (BPU)
          2. 30.2.1.1.2 数据观察点和跟踪单元 (DWT)
        2. 30.2.1.2 外设调试
        3. 30.2.1.3 EnergyTrace 技术
      2. 30.2.2 低功耗模式下的行为
      3. 30.2.3 限制调试访问
      4. 30.2.4 邮箱 (DSSM)
        1. 30.2.4.1 DSSM 事件
          1. 30.2.4.1.1 CPU 中断事件 (CPU_INT)
        2. 30.2.4.2 参考
    3. 30.3 DEBUGSS 寄存器
  33. 31修订历史记录

21.3 UART 寄存器

表 21-12 列出了 UART 寄存器的存储器映射寄存器。表 21-12 中未列出的所有寄存器偏移地址都应视为保留的位置，并且不应修改寄存器内容。

表 21-12 UART 寄存器
偏移 首字母缩写词 寄存器名称 组 部分
800h PWREN 电源使能 转到
804h RSTCTL 复位控制 转到
808h CLKCFG 外设时钟配置寄存器 转到
814h STAT 状态寄存器 转到
1000h CLKDIV 时钟分频器 转到
1008h CLKSEL 超低功耗外设的时钟选择 转到
1018h PDBGCTL 外设调试控制 转到
1020h IIDX 中断索引 CPU_INT 转到
1028h IMASK 中断屏蔽 CPU_INT 转到
1030h RIS 原始中断状态 CPU_INT 转到
1038h MIS 已屏蔽中断状态 CPU_INT 转到
1040h ISET 中断设置 CPU_INT 转到
1048h ICLR 中断清除 CPU_INT 转到
1050h IIDX 中断索引 DMA_TRIG_RX 转到
1058h IMASK 中断屏蔽 DMA_TRIG_RX 转到
1060h RIS 原始中断状态 DMA_TRIG_RX 转到
1068h MIS 已屏蔽中断状态 DMA_TRIG_RX 转到
1070h ISET 中断设置 DMA_TRIG_RX 转到
1078h ICLR 中断清除 DMA_TRIG_RX 转到
1080h IIDX 中断索引 DMA_TRIG_TX 转到
1088h IMASK 中断屏蔽 DMA_TRIG_TX 转到
1090h RIS 原始中断状态 DMA_TRIG_TX 转到
1098h MIS 已屏蔽中断状态 DMA_TRIG_TX 转到
10A0h ISET 中断设置 DMA_TRIG_TX 转到
10A8h ICLR 中断清除 DMA_TRIG_TX 转到
10E0h EVT_MODE 事件模式 转到
10E4h INTCTL 中断控制寄存器 转到
1100h CTL0 UART 控制寄存器 0 转到
1104h LCRH UART 线路控制寄存器 转到
1108h STAT UART 状态寄存器 转到
110Ch IFLS UART 中断 FIFO 级别选择寄存器 转到
1110h IBRD UART 整数波特率除数寄存器 转到
1114h FBRD UART 分数波特率除数寄存器 转到
1118h GFCTL 干扰滤波器控制 转到
1120h TXDATA UART 发送数据寄存器 转到
1124h RXDATA UART 接收数据寄存器 转到
1130h LINCNT UART LIN 模式计数器寄存器 转到
1134h LINCTL UART LIN 模式控制寄存器 转到
1138h LINC0 UART LIN 模式捕捉 0 寄存器 转到
113Ch LINC1 UART LIN 模式捕捉 1 寄存器 转到
1140h IRCTL eUSCI_Ax IrDA 控制字寄存器 转到
1148h AMASK 自地址屏蔽寄存器 转到
114Ch ADDR 自地址寄存器 转到
1160h CLKDIV2 时钟分频器 转到

复杂的位访问类型经过编码可适应小型表单元。表 21-13 展示了适用于此部分中访问类型的代码。

表 21-13 UART 访问类型代码
访问类型 代码 说明
读取类型
R R 读取
写入类型
W W 写入
WK W
K		 写入
受密钥保护的写入
复位或默认值
-n 复位后的值或默认值

21.3.1 PWREN（偏移 = 800h）[复位 = 00000000h]

图 21-16 显示了 PWREN，表 21-14 中对此进行了介绍。

返回到汇总表。

用于控制电源状态的寄存器

图 21-16 PWREN
31 30 29 28 27 26 25 24
KEY
W-0h
23 22 21 20 19 18 17 16
RESERVED
R/W-0h
15 14 13 12 11 10 9 8
RESERVED
R/W-0h
7 6 5 4 3 2 1 0
RESERVED ENABLE
R/W-0h R/WK-0h
表 21-14 PWREN 字段说明
位 字段 类型 复位 说明
31-24 KEY W 0h 允许电源状态更改的 KEY
26h = 允许对该寄存器进行写入访问的 KEY
23-1 RESERVED R/W 0h
0 ENABLE R/WK 0h 启用电源

必须将 KEY 设置为 26h 才能写入该位。


0h = 禁用电源
1h = 启用电源

21.3.2 RSTCTL（偏移 = 804h）[复位 = 00000000h]

图 21-17 显示了 RSTCTL，表 21-15 中对此进行了介绍。

返回到汇总表。

用于控制复位有效和无效的寄存器

图 21-17 RSTCTL
31 30 29 28 27 26 25 24
KEY
W-0h
23 22 21 20 19 18 17 16
RESERVED
W-0h
15 14 13 12 11 10 9 8
RESERVED
W-0h
7 6 5 4 3 2 1 0
RESERVED RESETSTKYCLR RESETASSERT
W-0h WK-0h WK-0h
表 21-15 RSTCTL 字段说明
位 字段 类型 复位 说明
31-24 KEY W 0h 解锁密钥
B1h = 允许对该寄存器进行写入访问的 KEY
23-2 RESERVED W 0h
1 RESETSTKYCLR WK 0h 清除 STAT 寄存器中的 RESETSTKY 位

必须将 KEY 设置为 B1h 才能写入该位。


0h = 写入 0 不产生影响
1h = 清除复位粘滞位
0 RESETASSERT WK 0h 外设复位生效

必须将 KEY 设置为 B1h 才能写入该位。


0h = 写入 0 无效
1h = 复位生效

21.3.3 CLKCFG（偏移 = 808h）[复位 = 00000000h]

图 21-18 显示了 CLKCFG，表 21-16 中对此进行了介绍。

返回到汇总表。

外设时钟配置寄存器

图 21-18 CLKCFG
31 30 29 28 27 26 25 24
KEY
W-0h
23 22 21 20 19 18 17 16
RESERVED
R/W-0h
15 14 13 12 11 10 9 8
RESERVED BLOCKASYNC
R/W-0h R/W-0h
7 6 5 4 3 2 1 0
RESERVED
R/W-0h
表 21-16 CLKCFG 字段说明
位 字段 类型 复位 说明
31-24 KEY W 0h 允许状态更改的 KEY -- 0xA9
A9h = 0xA9
23-9 RESERVED R/W 0h
8 BLOCKASYNC R/W 0h 阻止异步时钟请求启动 SYSOSC 或强制总线时钟为 32MHz
0h = 0
1h = 1
7-0 RESERVED R/W 0h

21.3.4 STAT（偏移 = 814h）[复位 = 00000000h]

图 21-19 显示了 STAT，表 21-17 中对此进行了介绍。

返回到汇总表。

复位状态寄存器

图 21-19 STAT
31 30 29 28 27 26 25 24
RESERVED
R-
23 22 21 20 19 18 17 16
RESERVED RESETSTKY
R- R-0h
15 14 13 12 11 10 9 8
RESERVED
R-
7 6 5 4 3 2 1 0
RESERVED
R-
表 21-17 STAT 字段说明
位 字段 类型 复位 说明
31-17 RESERVED R 0h
16 RESETSTKY R 0h 该位指示自 RSTCTL 寄存器中的 RESETSTKYCLR 清除该位以来，外设是否复位
0h = 自 RSTCTL 寄存器中的 RESETSTKYCLR 上次清除该位以来，外设尚未复位
1h = 自从上次清除该位以来，外设已复位
15-0 RESERVED R 0h

21.3.5 CLKDIV（偏移 = 1000h）[复位 = 00000000h]

图 21-20 显示了 CLKDIV，表 21-18 中对此进行了介绍。

返回到汇总表。

该寄存器用于指定功能时钟的模块专用分频比

图 21-20 CLKDIV
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
RESERVED
R/W-0h
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED RATIO
R/W-0h R/W-0h
表 21-18 CLKDIV 字段说明
位 字段 类型 复位 说明
31-3 RESERVED R/W 0h
2-0 RATIO R/W 0h 选择模块时钟的分频比
0h = 不对时钟源进行分频
1h = 对时钟源进行 2 分频
2h = 对时钟源进行 3 分频
3h = 对时钟源进行 4 分频
4h = 对时钟源进行 5 分频
5h = 对时钟源进行 6 分频
6h = 对时钟源进行 7 分频
7h = 对时钟源进行 8 分频

21.3.6 CLKSEL（偏移 = 1008h）[复位 = 00000000h]

图 21-21 显示了 CLKSEL，表 21-19 中对此进行了介绍。

返回到汇总表。

外设时钟源选择

图 21-21 CLKSEL
31 30 29 28 27 26 25 24
RESERVED
R/W-0h
23 22 21 20 19 18 17 16
RESERVED
R/W-0h
15 14 13 12 11 10 9 8
RESERVED
R/W-0h
7 6 5 4 3 2 1 0
RESERVED BUSCLK_SEL MFCLK_SEL LFCLK_SEL RESERVED
R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h
表 21-19 CLKSEL 字段说明
位 字段 类型 复位 说明
31-4 RESERVED R/W 0h
3 BUSCLK_SEL R/W 0h 如果启用，选择 BUS CLK 作为时钟源
0h = 不选择此时钟作为时钟源
1h = 选择此时钟作为时钟源
2 MFCLK_SEL R/W 0h 如果启用，选择 MFCLK 作为时钟源
0h = 不选择此时钟作为时钟源
1h = 选择此时钟作为时钟源
1 LFCLK_SEL R/W 0h 如果启用，选择 LFCLK 作为时钟源
0h = 不选择此时钟作为时钟源
1h = 选择此时钟作为时钟源
0 RESERVED R/W 0h

21.3.7 PDBGCTL（偏移 = 1018h）[复位 = 00000003h]

图 21-22 展示了 PDBGCTL，表 21-20 中对此进行了介绍。

返回到汇总表。

软件开发人员可以使用该寄存器来控制外设相对于“内核暂停”输入的行为

图 21-22 PDBGCTL
31 30 29 28 27 26 25 24
RESERVED
R/W-
23 22 21 20 19 18 17 16
RESERVED
R/W-
15 14 13 12 11 10 9 8
RESERVED
R/W-
7 6 5 4 3 2 1 0
RESERVED SOFT 免费
R/W- R/W-1h R/W-1h
表 21-20 PDBGCTL 字段说明
位 字段 类型 复位 说明
31-2 RESERVED R/W 0h
1 SOFT R/W 1h 软暂停边界控制。此功能仅在 FREE 设置为“STOP”时可用
0h = 外设将立即暂停，即使系统重新启动后产生的状态将导致损坏的情况下也是如此
1h = 外设将阻止调试冻结，直至其达到可以恢复而不会损坏的边界
0 免费 R/W 1h 自由运行控制
0h = 当“内核暂停”输入变为有效时，外设功能冻结；当该输入变为无效时，外设功能恢复。
1h = 外设忽略“内核暂停”输入的状态

21.3.8 IIDX（偏移 = 1020h）[复位 = 00000000h]

图 21-23 显示了 IIDX，表 21-21 中对此进行了介绍。

返回到汇总表。

该寄存器提供了具有最高优先级的中断索引。值 0x00 表示没有事件挂起。中断 1 是最高优先级，IIDX 是第二高优先级、4、8、…IIDX^31 是最低优先级。也就是说，设置为 1 的最低位位置表示最高优先级的挂起中断。优先级顺序是固定的。但是，用户可以使用其他寄存器来实现自己的优先级方案，这些寄存器显示了已经发生的中断的完整集合。
每次读取时，仅指示一个中断。读取时，当前中断（最高优先级）由硬件自动清除，同时 [RIS] 和 [MIS] 中相应的中断标志也会被清除。从 CPU（不是从调试接口）读取后，必须使用下一个最高优先级中断更新该寄存器，如果没有中断挂起，则应显示 0x0。

图 21-23 IIDX
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED STAT
R-0h R-0h
表 21-21 IIDX 字段说明
位 字段 类型 复位 说明
31-8 RESERVED R 0h
7-0 STAT R 0h UART 模块中断矢量值。该寄存器提供了最高优先级中断索引。读取操作会清除 RIS 和 MIS 寄存器中的相应中断标志。15h-1Fh = 保留
00h = 无中断挂起
01h = UART 接收超时中断；中断标志： RT；中断优先级：最高
02h = UART 组帧错误中断；中断标志： FE
03h = UART 奇偶校验错误中断；中断标志： PE
04h = UART 中断错误中断；中断标志： BE
05h = UART 接收溢出错误中断；中断标志： OE
06h = UARTxRXD 负边沿中断；中断标志： RXNE
07h = UARTxRXD 正边沿中断；中断标志： RXPE
08h = LIN 捕捉 0/匹配中断；中断标志： LINC0
09h = LIN 捕捉 1 中断；中断标志： LINC1
0Ah = LIN 硬件计数器上溢中断；中断标志： LINOVF
0Bh = UART 接收中断；中断标志： RX
0Ch = UART 发送中断；中断标志： TX
0Dh = UART 发送结束中断（发送串行器为空）；中断标志： EOT
0Eh = 9 位模式地址匹配中断；中断标志： MODE_9B
FH = UART 允许发送调制解调器中断；中断标志： CTS
10h = RX 上 DMA 完成
11h = TX 上 DMA 完成
12h = 噪声错误事件

21.3.9 IMASK（偏移 = 1028h）[复位 = 00000000h]

图 21-24 显示了 IMASK，表 21-22 中对此进行了介绍。

返回到汇总表。

中断屏蔽。如果设置了某个位，相应的中断会被取消屏蔽。取消屏蔽中断会导致原始中断显示在 IIDX 以及 MIS 中。

图 21-24 IMASK
31 30 29 28 27 26 25 24
RESERVED
R/W-0h
23 22 21 20 19 18 17 16
RESERVED NERR DMA_DONE_TX
R/W-0h R/W-0h R/W-0h
15 14 13 12 11 10 9 8
DMA_DONE_RX CTS ADDR_MATCH EOT TXINT RXINT LINOVF LINC1
R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h
7 6 5 4 3 2 1 0
LINC0 RXPE RXNE OVRERR BRKERR PARERR FRMERR RTOUT
R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h
表 21-22 IMASK 字段说明
位 字段 类型 复位 说明
31-18 RESERVED R/W 0h
17 NERR R/W 0h 三重投票时的噪声误差。当 3 个多数表决样本不相等时置为有效
0h = 清除中断屏蔽
1h = 设置中断屏蔽
16 DMA_DONE_TX R/W 0h 启用 TX 事件通道上 DMA 完成中断
0h = 中断已禁用
1h = 设置中断屏蔽
15 DMA_DONE_RX R/W 0h 启用 RX 事件通道上 DMA 完成中断
0h = 中断已禁用
1h = 设置中断屏蔽
14 CTS R/W 0h 启用 UART 允许发送调制解调器中断。
0h = 中断已禁用
1h = 设置中断屏蔽
13 ADDR_MATCH R/W 0h 启用地址匹配中断。
0h = 清除中断屏蔽
1h = 设置中断屏蔽
12 EOT R/W 0h 启用 UART 发送结束中断。表示所有发送数据和标志的最后一位已离开串行器，TX FIFO 或缓冲器中没有任何其他数据。
0h = 清除中断屏蔽
1h = 设置中断屏蔽
11 TXINT R/W 0h 启用 UART 发送中断。
0h = 清除中断屏蔽
1h = 设置中断屏蔽
10 RXINT R/W 0h 启用 UART 接收中断。
0h = 清除中断屏蔽
1h = 设置中断屏蔽
9 LINOVF R/W 0h 启用 LIN 硬件计数器上溢中断。
0h = 清除中断屏蔽
1h = 设置中断屏蔽
8 LINC1 R/W 0h 启用 LIN 捕捉 1 中断。
0h = 清除中断屏蔽
1h = 设置中断屏蔽
7 LINC0 R/W 0h 启用 LIN 捕捉 0/匹配中断。
0h = 清除中断屏蔽
1h = 设置中断屏蔽
6 RXPE R/W 0h 启用 UARTxRXD 正边沿中断。
0h = 清除中断屏蔽
1h = 设置中断屏蔽
5 RXNE R/W 0h 启用 UARTxRXD 负边沿中断。
0h = 清除中断屏蔽
1h = 设置中断屏蔽
4 OVRERR R/W 0h 启用 UART 接收溢出错误中断。
0h = 清除中断屏蔽
1h = 设置中断屏蔽
3 BRKERR R/W 0h 启用 UART 中断错误中断。
0h = 清除中断屏蔽
1h = 设置中断屏蔽
2 PARERR R/W 0h 启用 UART 奇偶校验错误中断。
0h = 清除中断屏蔽
1h = 设置中断屏蔽
1 FRMERR R/W 0h 启用 UART 组帧错误中断。
0h = 清除中断屏蔽
1h = 设置中断屏蔽
0 RTOUT R/W 0h 启用 UARTOUT 接收超时中断。
0h = 清除中断屏蔽
1h = 设置中断屏蔽

21.3.10 RIS（偏移 = 1030h）[复位 = 00000000h]

图 21-25 显示了 RIS，表 21-23 中对此进行了介绍。

返回到汇总表。

原始中断状态。反映所有挂起的中断，而不管屏蔽与否。RIS 寄存器允许用户实施轮询方案。即使相应的 IMASK 位未启用，也可以通过向 ICLR 寄存器位写入 1 来清除该寄存器中设置的标志。

图 21-25 RIS
31 30 29 28 27 26 25 24
RESERVED
R-
23 22 21 20 19 18 17 16
RESERVED NERR DMA_DONE_TX
R- R-0h R-0h
15 14 13 12 11 10 9 8
DMA_DONE_RX CTS ADDR_MATCH EOT TXINT RXINT LINOVF LINC1
R-0h R-0h R-0h R-0h R-0h R-0h R-0h R-0h
7 6 5 4 3 2 1 0
LINC0 RXPE RXNE OVRERR BRKERR PARERR FRMERR RTOUT
R-0h R-0h R-0h R-0h R-0h R-0h R-0h R-0h
表 21-23 RIS 字段说明
位 字段 类型 复位 说明
31-18 RESERVED R 0h
17 NERR R 0h 三重投票时的噪声误差。当 3 个多数表决样本不相等时置为有效
0h = 未发生中断
1h = 已发生中断
16 DMA_DONE_TX R 0h TX 事件通道上 DMA 完成中断
0h = 中断已禁用
1h = 已发生中断
15 DMA_DONE_RX R 0h RX 事件通道上 DMA 完成中断
0h = 中断已禁用
1h = 已发生中断
14 CTS R 0h UART 允许发送调制解调器中断。
0h = 中断已禁用
1h = 已发生中断
13 ADDR_MATCH R 0h 地址匹配中断。
0h = 未发生中断
1h = 已发生中断
12 EOT R 0h UART 发送结束中断。表示所有发送数据和标志的最后一位已离开串行器，TX FIFO 或缓冲器中没有任何其他数据。
0h = 未发生中断
1h = 已发生中断
11 TXINT R 0h UART 发送中断。
0h = 未发生中断
1h = 已发生中断
10 RXINT R 0h UART 接收中断。
0h = 未发生中断
1h = 已发生中断
9 LINOVF R 0h LIN 硬件计数器上溢中断。
0h = 未发生中断
1h = 已发生中断
8 LINC1 R 0h LIN 捕捉 1 中断。
0h = 未发生中断
1h = 已发生中断
7 LINC0 R 0h LIN 捕捉 0/匹配中断。
0h = 未发生中断
1h = 已发生中断
6 RXPE R 0h UARTxRXD 正边沿中断。
0h = 未发生中断
1h = 已发生中断
5 RXNE R 0h UARTxRXD 负边沿中断。
0h = 未发生中断
1h = 已发生中断
4 OVRERR R 0h UART 接收溢出错误中断。
0h = 未发生中断
1h = 已发生中断
3 BRKERR R 0h UART 中断错误中断。
0h = 未发生中断
1h = 已发生中断
2 PARERR R 0h UART 奇偶校验错误中断。
0h = 未发生中断
1h = 已发生中断
1 FRMERR R 0h UART 组帧错误中断。
0h = 未发生中断
1h = 已发生中断
0 RTOUT R 0h UARTOUT 接收超时中断。
0h = 未发生中断
1h = 已发生中断

21.3.11 MIS（偏移 = 1038h）[复位 = 00000000h]

图 21-26 显示了 MIS，表 21-24 中对此进行了介绍。

返回到汇总表。

屏蔽中断状态。这是 IMASK 和 RIS 寄存器的与运算。

图 21-26 MIS
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED NERR DMA_DONE_TX
R-0h R-0h R-0h
15 14 13 12 11 10 9 8
DMA_DONE_RX CTS ADDR_MATCH EOT TXINT RXINT LINOVF LINC1
R-0h R-0h R-0h R-0h R-0h R-0h R-0h R-0h
7 6 5 4 3 2 1 0
LINC0 RXPE RXNE OVRERR BRKERR PARERR FRMERR RTOUT
R-0h R-0h R-0h R-0h R-0h R-0h R-0h R-0h
表 21-24 MIS 字段说明
位 字段 类型 复位 说明
31-18 RESERVED R 0h
17 NERR R 0h 三重投票时的噪声误差。当 3 个多数表决样本不相等时置为有效
0h = 未发生中断
1h = 已发生中断
16 DMA_DONE_TX R 0h 已屏蔽 TX 事件通道上 DMA 完成中断
0h = 未发生中断
1h = 已发生中断
15 DMA_DONE_RX R 0h 已屏蔽 RX 事件通道上 DMA 完成中断
0h = 未发生中断
1h = 已发生中断
14 CTS R 0h 已屏蔽 UART 允许发送调制解调器中断。
0h = 未发生中断
1h = 已发生中断
13 ADDR_MATCH R 0h 已屏蔽地址匹配中断。
0h = 未发生中断
1h = 已发生中断
12 EOT R 0h UART 发送结束中断。表示所有发送数据和标志的最后一位已离开串行器，TX FIFO 或缓冲器中没有任何其他数据。
0h = 未发生中断
1h = 已发生中断
11 TXINT R 0h 已屏蔽 UART 发送中断。
0h = 未发生中断
1h = 已发生中断
10 RXINT R 0h 已屏蔽 UART 接收中断。
0h = 未发生中断
1h = 已发生中断
9 LINOVF R 0h 已屏蔽 LIN 硬件计数器上溢中断。
0h = 未发生中断
1h = 已发生中断
8 LINC1 R 0h 已屏蔽 LIN 捕捉 1 中断。
0h = 未发生中断
1h = 已发生中断
7 LINC0 R 0h 已屏蔽 LIN 捕捉 0/匹配中断。
0h = 未发生中断
1h = 已发生中断
6 RXPE R 0h 已屏蔽 UARTxRXD 正边沿中断。
0h = 未发生中断
1h = 已发生中断
5 RXNE R 0h 已屏蔽 UARTxRXD 负边沿中断。
0h = 未发生中断
1h = 已发生中断
4 OVRERR R 0h 已屏蔽 UART 接收溢出错误中断。
0h = 未发生中断
1h = 已发生中断
3 BRKERR R 0h 已屏蔽 UART 中断错误中断。
0h = 未发生中断
1h = 已发生中断
2 PARERR R 0h 已屏蔽 UART 奇偶校验错误中断。
0h = 未发生中断
1h = 已发生中断
1 FRMERR R 0h 已屏蔽 UART 组帧错误中断。
0h = 未发生中断
1h = 已发生中断
0 RTOUT R 0h 已屏蔽 UARTOUT 接收超时中断。
0h = 未发生中断
1h = 已发生中断

21.3.12 ISET（偏移 = 1040h）[复位 = 00000000h]

图 21-27 显示了 ISET，表 21-25 中对此进行了介绍。

返回到汇总表。

中断设置。允许通过软件设置中断（在诊断和安全检查中很有用）。向 ISET 中的某个位写入 1 将设置事件，因此相关的 RIS 位也会置位。如果通过屏蔽启用了中断，那么也会设置相应的 MIS 位。

图 21-27 ISET
31 30 29 28 27 26 25 24
RESERVED
W-0h
23 22 21 20 19 18 17 16
RESERVED NERR DMA_DONE_TX
W-0h W-0h W-0h
15 14 13 12 11 10 9 8
DMA_DONE_RX CTS ADDR_MATCH EOT TXINT RXINT LINOVF LINC1
W-0h W-0h W-0h W-0h W-0h W-0h W-0h W-0h
7 6 5 4 3 2 1 0
LINC0 RXPE RXNE OVRERR BRKERR PARERR FRMERR RTOUT
W-0h W-0h W-0h W-0h W-0h W-0h W-0h W-0h
表 21-25 ISET 字段说明
位 字段 类型 复位 说明
31-18 RESERVED W 0h
17 NERR W 0h 三重投票时的噪声误差。当 3 个多数表决样本不相等时置为有效
0h = 写入该位无效
1h = 设置中断
16 DMA_DONE_TX W 0h 设置 TX 事件通道上 DMA 完成中断
0h = 中断已禁用
1h = 设置中断
15 DMA_DONE_RX W 0h 设置 RX 事件通道上 DMA 完成中断
0h = 中断已禁用
1h = 设置中断
14 CTS W 0h 设置 UART 允许发送调制解调器中断。
0h = 写入 0 无效
1h = 设置中断
13 ADDR_MATCH W 0h 设置地址匹配中断。
0h = 写入 0 无效
1h = 设置中断
12 EOT W 0h 设置 UART 发送结束中断。表示所有发送数据和标志的最后一位已离开串行器，TX FIFO 或缓冲器中没有任何其他数据。
0h = 写入 0 无效
1h = 设置中断
11 TXINT W 0h 设置 UART 发送中断。
0h = 写入 0 无效
1h = 设置中断
10 RXINT W 0h 设置 UART 接收中断。
0h = 写入 0 无效
1h = 设置中断
9 LINOVF W 0h 设置 LIN 硬件计数器上溢中断。
0h = 写入 0 无效
1h = 设置中断
8 LINC1 W 0h 设置 LIN 捕捉 1 中断。
0h = 写入 0 无效
1h = 设置中断
7 LINC0 W 0h 设置 LIN 捕捉 0/匹配中断。
0h = 写入 0 无效
1h = 设置中断
6 RXPE W 0h 设置 UARTxRXD 正边沿中断。
0h = 写入 0 无效
1h = 设置中断
5 RXNE W 0h 设置 UARTxRXD 负边沿中断。
0h = 写入 0 无效
1h = 设置中断
4 OVRERR W 0h 设置 UART 接收溢出错误中断。
0h = 写入 0 无效
1h = 设置中断
3 BRKERR W 0h 设置 UART 中断错误中断。
0h = 写入 0 无效
1h = 设置中断
2 PARERR W 0h 设置 UART 奇偶校验错误中断。
0h = 写入 0 无效
1h = 设置中断
1 FRMERR W 0h 设置 UART 组帧错误中断。
0h = 写入 0 无效
1h = 设置中断
0 RTOUT W 0h 设置 UARTOUT 接收超时中断。
0h = 写入 0 无效
1h = 设置中断

21.3.13 ICLR（偏移 = 1048h）[复位 = 00000000h]

图 21-28 显示了 ICLR，表 21-26 中对此进行了介绍。

返回到汇总表。

中断清除。写入 1 以清除相应的中断。

图 21-28 ICLR
31 30 29 28 27 26 25 24
RESERVED
W-0h
23 22 21 20 19 18 17 16
RESERVED NERR DMA_DONE_TX
W-0h W-0h W-0h
15 14 13 12 11 10 9 8
DMA_DONE_RX CTS ADDR_MATCH EOT TXINT RXINT LINOVF LINC1
W-0h W-0h W-0h W-0h W-0h W-0h W-0h W-0h
7 6 5 4 3 2 1 0
LINC0 RXPE RXNE OVRERR BRKERR PARERR FRMERR RTOUT
W-0h W-0h W-0h W-0h W-0h W-0h W-0h W-0h
表 21-26 ICLR 字段说明
位 字段 类型 复位 说明
31-18 RESERVED W 0h
17 NERR W 0h 三重投票时的噪声误差。当 3 个多数表决样本不相等时置为有效
0h = 写入 0 无效
1h = 清除中断
16 DMA_DONE_TX W 0h 清除 TX 事件通道上 DMA 完成中断
0h = 中断已禁用
1h = 清除中断
15 DMA_DONE_RX W 0h 清除 RX 事件通道上 DMA 完成中断
0h = 中断已禁用
1h = 清除中断
14 CTS W 0h 清除 UART 允许发送调制解调器中断。
0h = 写入 0 无效
1h = 清除中断
13 ADDR_MATCH W 0h 清除地址匹配中断。
0h = 写入 0 无效
1h = 清除中断
12 EOT W 0h 清除 UART 发送结束中断。表示所有发送数据和标志的最后一位已离开串行器，TX FIFO 或缓冲器中没有任何其他数据。
0h = 写入 0 无效
1h = 清除中断
11 TXINT W 0h 清除 UART 发送中断。
0h = 写入 0 无效
1h = 清除中断
10 RXINT W 0h 清除 UART 接收中断。
0h = 写入 0 无效
1h = 清除中断
9 LINOVF W 0h 清除 LIN 硬件计数器上溢中断。
0h = 写入 0 无效
1h = 清除中断
8 LINC1 W 0h 清除 LIN 捕捉 1 中断。
0h = 写入 0 无效
1h = 清除中断
7 LINC0 W 0h 清除 LIN 捕捉 0/匹配中断。
0h = 写入 0 无效
1h = 清除中断
6 RXPE W 0h 清除 UARTxRXD 正边沿中断。
0h = 写入 0 无效
1h = 清除中断
5 RXNE W 0h 清除 UARTxRXD 负边沿中断。
0h = 写入 0 无效
1h = 清除中断
4 OVRERR W 0h 清除 UART 接收溢出错误中断。
0h = 写入 0 无效
1h = 清除中断
3 BRKERR W 0h 清除 UART 中断错误中断。
0h = 写入 0 无效
1h = 清除中断
2 PARERR W 0h 清除 UART 奇偶校验错误中断。
0h = 写入 0 无效
1h = 清除中断
1 FRMERR W 0h 清除 UART 组帧错误中断。
0h = 写入 0 无效
1h = 清除中断
0 RTOUT W 0h 清除 UARTOUT 接收超时中断。
0h = 写入 0 无效
1h = 清除中断

21.3.14 IIDX（偏移 = 1050h）[复位 = 00000000h]

图 21-29 显示了 IIDX，表 21-27 中对此进行了介绍。

返回到汇总表。

该寄存器提供了具有最高优先级的中断索引。值 0x00 表示没有事件挂起。中断 1 是最高优先级，IIDX 是第二高优先级、4、8、…IIDX^31 是最低优先级。也就是说，设置为 1 的最低位位置表示最高优先级的挂起中断。优先级顺序是固定的。但是，用户可以使用其他寄存器来实现自己的优先级方案，这些寄存器显示了已经发生的中断的完整集合。
每次读取时，仅指示一个中断。读取时，当前中断（最高优先级）由硬件自动清除，同时 [RIS] 和 [MIS] 中相应的中断标志也会被清除。从 CPU（不是从调试接口）读取后，必须使用下一个最高优先级中断更新该寄存器，如果没有中断挂起，则应显示 0x0。

图 21-29 IIDX
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED STAT
R-0h R-0h
表 21-27 IIDX 字段说明
位 字段 类型 复位 说明
31-8 RESERVED R 0h
7-0 STAT R 0h UART 模块中断矢量值。该寄存器提供了最高优先级中断索引。读取操作会清除 UARTRIS 和 UARTMISC 中的相应中断标志。15h-1Fh = 保留
00h = 无中断挂起
01h = UART 接收超时中断；中断标志： RT；中断优先级：最高
0Bh = UART 接收中断；中断标志： RX

21.3.15 IMASK（偏移 = 1058h）[复位 = 00000000h]

图 21-30 显示了 IMASK，表 21-28 中对此进行了介绍。

返回到汇总表。

中断屏蔽。如果设置了某个位，相应的中断会被取消屏蔽。取消屏蔽中断会导致原始中断显示在 IIDX 以及 MIS 中。

图 21-30 IMASK
31 30 29 28 27 26 25 24
RESERVED
R/W-0h
23 22 21 20 19 18 17 16
RESERVED
R/W-0h
15 14 13 12 11 10 9 8
RESERVED RXINT RESERVED
R/W-0h R/W-0h R/W-0h
7 6 5 4 3 2 1 0
RESERVED RTOUT
R/W-0h R/W-0h
表 21-28 IMASK 字段说明
位 字段 类型 复位 说明
31-11 RESERVED R/W 0h
10 RXINT R/W 0h 启用 UART 接收中断。
0h = 清除中断屏蔽
1h = 设置中断屏蔽
9-1 RESERVED R/W 0h
0 RTOUT R/W 0h 启用 UARTOUT 接收超时中断。
0h = 清除中断屏蔽
1h = 设置中断屏蔽

21.3.16 RIS（偏移 = 1060h）[复位 = 00000000h]

图 21-31 显示了 RIS，表 21-29 中对此进行了介绍。

返回到汇总表。

原始中断状态。反映所有挂起的中断，而不管屏蔽与否。RIS 寄存器允许用户实施轮询方案。即使相应的 IMASK 位未启用，也可以通过向 ICLR 寄存器位写入 1 来清除该寄存器中设置的标志。

图 21-31 RIS
31 30 29 28 27 26 25 24
RESERVED
R-
23 22 21 20 19 18 17 16
RESERVED
R-
15 14 13 12 11 10 9 8
RESERVED RXINT RESERVED
R- R-0h R-
7 6 5 4 3 2 1 0
RESERVED RTOUT
R- R-0h
表 21-29 RIS 字段说明
位 字段 类型 复位 说明
31-11 RESERVED R 0h
10 RXINT R 0h UART 接收中断。
0h = 未发生中断
1h = 已发生中断
9-1 RESERVED R 0h
0 RTOUT R 0h UARTOUT 接收超时中断。
0h = 未发生中断
1h = 已发生中断

21.3.17 MIS（偏移 = 1068h）[复位 = 00000000h]

图 21-32 显示了 MIS，表 21-30 中对此进行了介绍。

返回到汇总表。

屏蔽中断状态。这是 IMASK 和 RIS 寄存器的与运算。

图 21-32 MIS
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED RXINT RESERVED
R-0h R-0h R-0h
7 6 5 4 3 2 1 0
RESERVED RTOUT
R-0h R-0h
表 21-30 MIS 字段说明
位 字段 类型 复位 说明
31-11 RESERVED R 0h
10 RXINT R 0h 已屏蔽 UART 接收中断。
0h = 未发生中断
1h = 已发生中断
9-1 RESERVED R 0h
0 RTOUT R 0h 已屏蔽 UARTOUT 接收超时中断。
0h = 未发生中断
1h = 已发生中断

21.3.18 ISET（偏移 = 1070h）[复位 = 00000000h]

图 21-33 显示了 ISET，表 21-31 中对此进行了介绍。

返回到汇总表。

中断设置。允许通过软件设置中断（在诊断和安全检查中很有用）。向 ISET 中的某个位写入 1 将设置事件，因此相关的 RIS 位也会置位。如果通过屏蔽启用了中断，那么也会设置相应的 MIS 位。

图 21-33 ISET
31 30 29 28 27 26 25 24
RESERVED
W-0h
23 22 21 20 19 18 17 16
RESERVED
W-0h
15 14 13 12 11 10 9 8
RESERVED RXINT RESERVED
W-0h W-0h W-0h
7 6 5 4 3 2 1 0
RESERVED RTOUT
W-0h W-0h
表 21-31 ISET 字段说明
位 字段 类型 复位 说明
31-11 RESERVED W 0h
10 RXINT W 0h 设置 UART 接收中断。
0h = 写入 0 无效
1h = 设置中断
9-1 RESERVED W 0h
0 RTOUT W 0h 设置 UARTOUT 接收超时中断。
0h = 写入 0 无效
1h = 设置中断

21.3.19 ICLR（偏移 = 1078h）[复位 = 00000000h]

图 21-34 显示了 ICLR，表 21-32 中对此进行了介绍。

返回到汇总表。

中断清除。写入 1 以清除相应的中断。

图 21-34 ICLR
31 30 29 28 27 26 25 24
RESERVED
W-0h
23 22 21 20 19 18 17 16
RESERVED
W-0h
15 14 13 12 11 10 9 8
RESERVED RXINT RESERVED
W-0h W-0h W-0h
7 6 5 4 3 2 1 0
RESERVED RTOUT
W-0h W-0h
表 21-32 ICLR 字段说明
位 字段 类型 复位 说明
31-11 RESERVED W 0h
10 RXINT W 0h 清除 UART 接收中断。
0h = 写入 0 无效
1h = 清除中断
9-1 RESERVED W 0h
0 RTOUT W 0h 清除 UARTOUT 接收超时中断。
0h = 写入 0 无效
1h = 清除中断

21.3.20 IIDX（偏移 = 1080h）[复位 = 00000000h]

图 21-35 显示了 IIDX，表 21-33 中对此进行了介绍。

返回到汇总表。

该寄存器提供了具有最高优先级的中断索引。值 0x00 表示没有事件挂起。中断 1 是最高优先级，IIDX 是第二高优先级、4、8、…IIDX^31 是最低优先级。也就是说，设置为 1 的最低位位置表示最高优先级的挂起中断。优先级顺序是固定的。但是，用户可以使用其他寄存器来实现自己的优先级方案，这些寄存器显示了已经发生的中断的完整集合。
每次读取时，仅指示一个中断。读取时，当前中断（最高优先级）由硬件自动清除，同时 [RIS] 和 [MIS] 中相应的中断标志也会被清除。从 CPU（不是从调试接口）读取后，必须使用下一个最高优先级中断更新该寄存器，如果没有中断挂起，则应显示 0x0。

图 21-35 IIDX
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED STAT
R-0h R-0h
表 21-33 IIDX 字段说明
位 字段 类型 复位 说明
31-8 RESERVED R 0h
7-0 STAT R 0h UART 模块中断矢量值。该寄存器提供了最高优先级中断索引。读取操作会清除 UARTRIS 和 UARTMISC 中的相应中断标志。15h-1Fh = 保留
00h = 无中断挂起
0Ch = UART 发送中断；中断标志： TX

21.3.21 IMASK（偏移 = 1088h）[复位 = 00000000h]

图 21-36 显示了 IMASK，表 21-34 中对此进行了介绍。

返回到汇总表。

中断屏蔽。如果设置了某个位，相应的中断会被取消屏蔽。取消屏蔽中断会导致原始中断显示在 IIDX 以及 MIS 中。

图 21-36 IMASK
31 30 29 28 27 26 25 24
RESERVED
R/W-0h
23 22 21 20 19 18 17 16
RESERVED
R/W-0h
15 14 13 12 11 10 9 8
RESERVED TXINT RESERVED
R/W-0h R/W-0h R/W-0h
7 6 5 4 3 2 1 0
RESERVED
R/W-0h
表 21-34 IMASK 字段说明
位 字段 类型 复位 说明
31-12 RESERVED R/W 0h
11 TXINT R/W 0h 启用 UART 发送中断。
0h = 清除中断屏蔽
1h = 设置中断屏蔽
10-0 RESERVED R/W 0h

21.3.22 RIS（偏移 = 1090h）[复位 = 00000000h]

图 21-37 显示了 RIS，表 21-35 中对此进行了介绍。

返回到汇总表。

原始中断状态。反映所有挂起的中断，而不管屏蔽与否。RIS 寄存器允许用户实施轮询方案。即使相应的 IMASK 位未启用，也可以通过向 ICLR 寄存器位写入 1 来清除该寄存器中设置的标志。

图 21-37 RIS
31 30 29 28 27 26 25 24
RESERVED
R-
23 22 21 20 19 18 17 16
RESERVED
R-
15 14 13 12 11 10 9 8
RESERVED TXINT RESERVED
R- R-0h R-
7 6 5 4 3 2 1 0
RESERVED
R-
表 21-35 RIS 字段说明
位 字段 类型 复位 说明
31-12 RESERVED R 0h
11 TXINT R 0h UART 发送中断。
0h = 未发生中断
1h = 已发生中断
10-0 RESERVED R 0h

21.3.23 MIS（偏移 = 1098h）[复位 = 00000000h]

图 21-38 显示了 MIS，表 21-36 中对此进行了介绍。

返回到汇总表。

屏蔽中断状态。这是 IMASK 和 RIS 寄存器的与运算。

图 21-38 MIS
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED TXINT RESERVED
R-0h R-0h R-0h
7 6 5 4 3 2 1 0
RESERVED
R-0h
表 21-36 MIS 字段说明
位 字段 类型 复位 说明
31-12 RESERVED R 0h
11 TXINT R 0h 已屏蔽 UART 发送中断。
0h = 未发生中断
1h = 已发生中断
10-0 RESERVED R 0h

21.3.24 ISET（偏移 = 10A0h）[复位 = 00000000h]

图 21-39 显示了 ISET，表 21-37 中对此进行了介绍。

返回到汇总表。

中断设置。允许通过软件设置中断（在诊断和安全检查中很有用）。向 ISET 中的某个位写入 1 将设置事件，因此相关的 RIS 位也会置位。如果通过屏蔽启用了中断，那么也会设置相应的 MIS 位。

图 21-39 ISET
31 30 29 28 27 26 25 24
RESERVED
W-0h
23 22 21 20 19 18 17 16
RESERVED
W-0h
15 14 13 12 11 10 9 8
RESERVED TXINT RESERVED
W-0h W-0h W-0h
7 6 5 4 3 2 1 0
RESERVED
W-0h
表 21-37 ISET 字段说明
位 字段 类型 复位 说明
31-12 RESERVED W 0h
11 TXINT W 0h 设置 UART 发送中断。
0h = 写入 0 无效
1h = 设置中断
10-0 RESERVED W 0h

21.3.25 ICLR（偏移 = 10A8h）[复位 = 00000000h]

图 21-40 显示了 ICLR，表 21-38 中对此进行了介绍。

返回到汇总表。

中断清除。写入 1 以清除相应的中断。

图 21-40 ICLR
31 30 29 28 27 26 25 24
RESERVED
W-0h
23 22 21 20 19 18 17 16
RESERVED
W-0h
15 14 13 12 11 10 9 8
RESERVED TXINT RESERVED
W-0h W-0h W-0h
7 6 5 4 3 2 1 0
RESERVED
W-0h
表 21-38 ICLR 字段说明
位 字段 类型 复位 说明
31-12 RESERVED W 0h
11 TXINT W 0h 清除 UART 发送中断。
0h = 写入 0 无效
1h = 清除中断
10-0 RESERVED W 0h

21.3.26 EVT_MODE（偏移 = 10E0h）[复位 = 00000029h]

图 21-41 展示了 EVT_MODE，表 21-39 中对此进行了介绍。

返回到汇总表。

事件模式寄存器。它用于选择在软件模式（软件清除 RIS）或硬件模式（硬件清除 RIS）下是否禁用每条线路

图 21-41 EVT_MODE
31 30 29 28 27 26 25 24
RESERVED
R/W-
23 22 21 20 19 18 17 16
RESERVED
R/W-
15 14 13 12 11 10 9 8
RESERVED
R/W-
7 6 5 4 3 2 1 0
RESERVED INT2_CFG INT1_CFG INT0_CFG
R/W- R-2h R-2h R-1h
表 21-39 EVT_MODE 字段说明
位 字段 类型 复位 说明
31-6 RESERVED R/W 0h
5-4 INT2_CFG R 2h DMA_TRIG_TX 对应事件的事件线路模式选择
0h = 中断或事件线路被禁用。
1h = 中断或事件线路处于软件模式。软件必须清除 RIS。
2h = 中断或事件线路处于硬件模式。硬件（另一个模块）会自动清除关联的 RIS 标志。
3-2 INT1_CFG R 2h DMA_TRIG_RX 对应事件的事件线路模式选择
0h = 中断或事件线路被禁用。
1h = 中断或事件线路处于软件模式。软件必须清除 RIS。
2h = 中断或事件线路处于硬件模式。硬件（另一个模块）会自动清除关联的 RIS 标志。
1-0 INT0_CFG R 1h CPU_INT 对应事件的事件线路模式选择
0h = 中断或事件线路被禁用。
1h = 中断或事件线路处于软件模式。软件必须清除 RIS。
2h = 中断或事件线路处于硬件模式。硬件（另一个模块）会自动清除关联的 RIS 标志。

21.3.27 INTCTL（偏移 = 10E4h）[复位 = 00000000h]

图 21-42 显示了 INTCTL，表 21-40 中对此进行了介绍。

返回到汇总表。

中断控制寄存器

图 21-42 INTCTL
31 30 29 28 27 26 25 24
RESERVED
R/W-
23 22 21 20 19 18 17 16
RESERVED
R/W-
15 14 13 12 11 10 9 8
RESERVED
R/W-
7 6 5 4 3 2 1 0
RESERVED INTEVAL
R/W- W-0h
表 21-40 INTCTL 字段说明
位 字段 类型 复位 说明
31-1 RESERVED R/W 0h
0 INTEVAL W 0h 向该字段写入 1 会重新评估中断源。
0h = 中断或事件线路被禁用。
1h = 中断或事件线路处于软件模式。软件必须清除 RIS。

21.3.28 CTL0（偏移 = 1100h）[复位 = 00000038h]

图 21-43 显示了 CTL0，表 21-41 中对此进行了介绍。

返回到汇总表。

UART 控制寄存器
CTL0 寄存器是控制寄存器。除了启用发送位 (TXE) 和启用接收位 (RXE) 处于置位状态外，其他所有位都在复位后清零。要使能UART模块，必须将UARTEN置位。假如软件准备对UART模块的配置进行更改，则必须先将UARTEN清零，之后才能写入更改的配置内容。假如在接收或发送期间禁用UART，则当前数据会话结束后，UART模块才会停止运行。注意：启用 UART 后不应更改 CTL0 寄存器，否则会产生无法预料的结果。建议按照以下顺序更改 CTL0 寄存器。
1.禁用UART模块；
2.等待当前数据会话（传输的字符）结束；
3.清除 UART 控制寄存器 CTL0 中的 FEN 位以清空发送 FIFO。
4.修改控制寄存器的内容；
5.重新使能UART模块。

图 21-43 CTL0
31 30 29 28 27 26 25 24
RESERVED
R/W-0h
23 22 21 20 19 18 17 16
RESERVED MSBFIRST MAJVOTE FEN HSE
R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h
15 14 13 12 11 10 9 8
HSE CTSEN RTSEN RTS RESERVED 模式
R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h
7 6 5 4 3 2 1 0
MENC TXD_OUT TXD_OUT_EN TXE RXE LBE RESERVED ENABLE
R/W-0h R/W-0h R/W-1h R/W-1h R/W-1h R/W-0h R/W-0h R/W-0h
表 21-41 CTL0 字段说明
位 字段 类型 复位 说明
31-20 RESERVED R/W 0h
19 MSBFIRST R/W 0h 最高有效位在前
该位对协议字节的发送和接收方式都有影响。
说明：用户需要将协议与该位的正确值进行匹配以首先发送 MSB 或 LSB。硬件引擎将完全根据该位发送字节。
0h = 在协议数据包中首先发送最低有效位
1h = 在协议数据包中首先发送最高有效位
18 MAJVOTE R/W 0h 启用多数投票

启用多数表决后，使用三个中心位确定接收到的采样值。如果出现错误（所有 3 位不相同），则会检测到噪声错误，并设置 RIS.NERR 位和寄存器 RXDATA.NERR。
16 倍过采样：使用位 7、8、9
8 倍过采样：使用位 3、4、5
禁用：使用单个采样值（中心值）
0h = 禁用多数表决
1h = 启用多数表决
17 FEN R/W 0h UART 启用 FIFO
0h = 禁用 FIFO（字符模式）。FIFO 变成 1 字节深的保持寄存器。
1h = 启用发送和接收 FIFO 缓冲器（FIFO 模式）。
16-15 HSE R/W 0h 高速位过采样使能 注意：位过采样会影响 UART 波特率配置。在 ISO7816 智能卡模式（设置 SMART 位）下，该位的状态对时钟生成没有影响。
0h = 16 倍过采样。
1h = 8 倍过采样。
2h = 3 倍过采样。启用 3 倍过采样后，不支持 IrDA、Manchester 和 DALI。
14 CTSEN R/W 0h 启用允许发送
0h = 禁用 CTS 硬件流控制。
1h = 启用 CTS 硬件流控制。仅当 UARTxCTS 信号有效时才发送数据。
13 RTSEN R/W 0h 启用硬件控制的“请求发送”
0h = 禁用 RTS 硬件流控制。
1h = 启用 RTS 硬件流控制。仅当接收 FIFO 具有可用条目时才请求数据（通过使 UARTxRTS 有效）。
12 RTS R/W 0h 请求发送
如果设置 RTSEN，则硬件逻辑将使用 FIFO 填充级别或 TXDATA 缓冲器来控制 RTS 输出信号。
如果清除 RTSEN，则 RTS 输出由 RTS 位控制。该位是 UART“请求发送”的补码，即 RTS 调制解调器状态输出。
0h = 信号非 RTS
1h = 信号是 RTS
11 RESERVED R/W 0h
10-8 模式 R/W 0h 设置使用的通信模式和协议。
（未定义的设置使用默认设置：0）
0h = 正常运行
1h = RS485 模式： UART 需要处于空闲状态并在 EXTDIR_HOLD 设置时间内接收数据。EXTDIR_SETUP 定义在发送之前将 RTS 线设置为高电平的时间。当缓冲器为空时，RTS 线再次设置为低电平。只要 UART 正在接收数据，发送就会延迟。
2h = UART 在空闲线路模式下运行
3h = UART 在 9 位地址模式下运行
4h = ISO7816 智能卡支持。使用 ISO7816 模式时，应用程序必须确保其在 UARTLCRH 中设置 8 位字长（WLEN 设置为 3h）和偶校验（PEN 设置为 1，EPS 设置为 1，SPS 设置为 0）。 在此模式下会忽略 UARTLCRH 中 STP2 位的值并强制采用 2 个停止位。
5h = DALI 模式：
7 MENC R/W 0h 曼彻斯特编码使能
0h = 禁用曼彻斯特编码
1h = 启用曼彻斯特编码
6 TXD_OUT R/W 0h TXD 引脚控制。当 TXD_OUT_EN = 1 且 TXE = 0 时控制 TXD 引脚。

0h = TXD 引脚为低电平
1h = TXD 引脚为高电平
5 TXD_OUT_EN R/W 1h TXD 引脚控制使能。当 UART 的发送部分被禁用 (TXE = 0) 时，TXD 引脚可由 TXD_OUT 位控制。
0h = TXD 引脚不能由 TXD_OUT 控制
1h = TXD 引脚可由 TXD_OUT 控制
4 TXE R/W 1h UART 发送使能。如果在发送过程中禁用 UART，则会在发送完当前字符后再停止。注意：要启用发送，必须设置 UARTEN 位。
0h = 禁用 UART 的发送部分。启用后，UART 的 UARTxTXD 引脚可由 TXD_CTL 位控制。
1h = 启用 UART 的发送部分。
3 RXE R/W 1h UART 接收使能。如果在接收过程中禁用 UART，则会在接收完当前字符后再停止。注意：要启用接收，必须设置 UARTEN 位。
0h = 禁用 UART 的接收部分。
1h = 启用 UART 的接收部分。
2 LBE R/W 0h UART 环回使能
0h = 正常运行。
1h = UARTxTX 路径在内部通过 UARTxRX 路径馈送。
1 RESERVED R/W 0h
0 ENABLE R/W 0h UART 模块使能。假如在收发过程中禁用UART，那么仍然会完成当前数据会话后再停止UART模块。
如果未设置 ENABLE 位，仍然可以访问和更新所有寄存器。建议设置并更改 UART 工作模式，同时清除 ENABLE 位，以免在设置或更新过程中出现不可预知的行为。
如果禁用，UART 模块不会发送或接收任何数据，并且逻辑将保持在复位状态。
0h = 禁用模块
1h = 启用模块

21.3.29 LCRH（偏移 = 1104h）[复位 = 00000000h]

图 21-44 显示了 LCRH，表 21-42 中对此进行了介绍。

返回到汇总表。

UART 线路控制寄存器。LCRH 寄存器是线路控制寄存器。数据长度、奇偶校验位、停止位等串行通讯参数都是通过本寄存器设置的。更新波特率除数（UARTIBRD 或 UARTIFRD）时，还必须写入 LCRH 寄存器。波特率除数寄存器的写入选通与 LCRH 寄存器相关联。

图 21-44 LCRH
31 30 29 28 27 26 25 24
RESERVED EXTDIR_HOLD
R/W-0h R/W-0h
23 22 21 20 19 18 17 16
EXTDIR_HOLD EXTDIR_SETUP
R/W-0h R/W-0h
15 14 13 12 11 10 9 8
RESERVED
R/W-0h
7 6 5 4 3 2 1 0
SENDIDLE SPS WLEN STP2 EPS PEN BRK
R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h
表 21-42 LCRH 字段说明
位 字段 类型 复位 说明
31-26 RESERVED R/W 0h
25-21 EXTDIR_HOLD R/W 0h 定义由信号用于控制 RS485 外部驱动器的 UARTclk 时钟节拍数将在 STOP 位开始后复位。（如果启用了 2 个 STOP 位，则是在第二个 STOP 位开始后复位。）
0h = 最小值
1Fh = 尽可能高的值
20-16 EXTDIR_SETUP R/W 0h 定义由信号用于控制 RS485 外部驱动器的 UARTclk 时钟节拍数将在发送 START 位之前设置
0h = 最小值
1Fh = 尽可能高的值
15-8 RESERVED R/W 0h
7 SENDIDLE R/W 0h UART 发送空闲模式。设置该位后，TX 线上将发送 11 位时间的 SENDIDLE 周期。之后该位由硬件清除。
0h = 禁用发送空闲模式
1h = 启用发送空闲模式
6 SPS R/W 0h UART 粘着奇偶校验选择
粘着奇偶校验选择 (SPS) 位用于在发送或接收数据时将奇偶校验设置为永久“1”或永久“0”，其目的通常是指示包的第一个字节或者是标记地址字节（例如在多点 RS-485 网络中）。

设置 UARTLCRH 的 PEN、EPS 和 SPS 位后，会发送奇偶校验位，且校验结果为 0。
设置 PEN 和 SPS 位并清除 EPS 后，会发送奇偶校验位，且校验结果为 1。

0h = 禁用粘着奇偶校验
1h = 启用粘着奇偶校验
5-4 WLEN R/W 0h UART 字长。这些位指示帧中发送或接收的数据位数，如下所示：
0h = 5 位（默认值）
1h = 6 位
2h = 7 位
3h = 8 位
3 STP2 R/W 0h UART 两个停止位选择。在 7816 智能卡模式（设置 UARTCTL 寄存器中的 SMART 位）下，强制采用 2 个停止位。
0h = 在一帧结束时发送一个停止位。
1h = 在一帧结束时发送两个停止位。接收逻辑检查是否接收到两个停止位，如果其中一个停止位无效，则提供帧错误。
2 EPS R/W 0h UART 偶校验选择。当 PEN 位禁用奇偶检验时，该位无效。对于 9 位 UART 模式发送，该位控制地址字节和数据字节指示（第 9 位）。0 = 传输的字节为数据字节。1 = 传输的字节为地址字节。
0h = 执行奇校验，检查是否存在奇数个 1。
1h = 在发送和接收期间执行偶校验生成和检查，检查数据位和奇偶校验位中是否存在偶数个 1。
1 PEN R/W 0h UART 奇偶校验使能
0h = 禁用奇偶校验，不向数据帧添加奇偶校验位。
1h = 启用奇偶校验检查和生成。
0 BRK R/W 0h UART 发送中断（用于 LIN 协议）
0h = 正常使用。
1h = 当前字符发送完毕后，UARTxTXD 信号持续输出低电平。为了正确执行中止命令，软件必须令该位处于置位状态，并且持续至少 2 帧（字符周期）。

21.3.30 STAT（偏移 = 1108h）[复位 = 00000144h]

图 21-45 显示了 STAT，表 21-43 中对此进行了介绍。

返回到汇总表。

UART 状态寄存器

图 21-45 STAT
31 30 29 28 27 26 25 24
RESERVED
R-
23 22 21 20 19 18 17 16
RESERVED
R-
15 14 13 12 11 10 9 8
RESERVED 空闲 CTS
R- R-0h R-1h
7 6 5 4 3 2 1 0
TXFF TXFE RESERVED RXFF RXFE RESERVED BUSY
R-0h R-1h R- R-0h R-1h R- R-0h
表 21-43 STAT 字段说明
位 字段 类型 复位 说明
31-10 RESERVED R 0h
9 空闲 R 0h 空闲线路多处理器模式下检测到空闲模式。
IDLE 位用作每个字符块的地址标签。在空闲线多处理器模式下，当接收的一个字符是一个地址时该位就会被置 1。
0h = 在最后一个接收到的字符之前未检测到空闲
（在空闲线路多处理器模式下）。
1h = 在最后一个接收到的字符之前检测到空闲
（在空闲线路多处理器模式下）。
8 CTS R 1h 允许发送
0h = CTS 信号无效（高电平）。
1h = CTS 信号有效（低电平）。
7 TXFF R 0h UART 发送 FIFO 已满。该位的含义取决于 CTL0 寄存器中 FEN 位的状态。
0h = 发送器未满。
1h = 如果 FIFO 处于禁用状态（FEN 为 0），则发送保持寄存器已满。如果 FIFO 处于启用状态（FEN 为 1），则发送 FIFO 为满。
6 TXFE R 1h UART 发送 FIFO 为空。该位的含义取决于 CTL0 寄存器中 FEN 位的状态。
0h = 发送器有数据要发送。
1h = 如果 FIFO 处于禁用状态（FEN 为 0），则发送保持寄存器为空。如果 FIFO 处于启用状态（FEN 为 1），则发送 FIFO 为空。
5-4 RESERVED R 0h
3 RXFF R 0h UART 接收 FIFO 已满。该位的含义取决于 CTL0 寄存器中 FEN 位的状态。
0h = 接收器可以接收数据。
1h = 如果 FIFO 处于禁用状态（FEN 为 0），则接收保持寄存器已满。如果 FIFO 处于启用状态（FEN 为 1），则接收 FIFO 为满。
2 RXFE R 1h UART 接收 FIFO 为空。该位的含义取决于 CTL0 寄存器中 FEN 位的状态。
0h = 接收器不为空。
1h = 如果 FIFO 处于禁用状态（FEN 为 0），则接收保持寄存器为空。如果 FIFO 处于启用状态（FEN 为 1），则接收 FIFO 为空。
1 RESERVED R 0h
0 BUSY R 0h UART 忙
一旦发送 FIFO 或 TXDATA 寄存器变为非空状态（无论是否启用 UART），或者如果当前正在接收数据（在检测到起始边沿后，直到移位寄存器接收到包括所有停止位在内的完整字节），就会设置该位。
在 IDLE_Line 模式下，忙信号在空闲时间生成期间也保持设置状态。
0h = UART 未处于忙状态。
1h = UART 正忙于发送数据。该位会保持设置状态，直至包括所有停止位在内的全部字节都从移位寄存器发出或接收到移位寄存器中为止。

21.3.31 IFLS（偏移 = 110Ch）[复位 = 00000022h]

图 21-46 显示了 IFLS，表 21-44 中对此进行了介绍。

返回到汇总表。

IFLS 寄存器是中断 FIFO 级别选择寄存器。该寄存器可用于定义触发 TX、RX 和超时中断标志的电平。中断是在FIFO深度从不满足触发条件到满足触发条件的跳变沿产生的。简单来说，中断是在FIFO深度越过触发门限时产生的。例如，如果接收触发电平设置为中途标志，则会在接收 FIFO 中填充了两个或多个字符时触发中断。复位后，TXIFLSEL和RXIFLSEL位域均默认设置为1/2触发深度。

图 21-46 IFLS
31 30 29 28 27 26 25 24
RESERVED
R/W-0h
23 22 21 20 19 18 17 16
RESERVED
R/W-0h
15 14 13 12 11 10 9 8
RESERVED RXTOSEL
R/W-0h R/W-0h
7 6 5 4 3 2 1 0
RESERVED RXIFLSEL RESERVED TXIFLSEL
R/W-0h R/W-2h R/W-0h R/W-2h
表 21-44 IFLS 字段说明
位 字段 类型 复位 说明
31-12 RESERVED R/W 0h
11-8 RXTOSEL R/W 0h UART 接收中断超时选择。如果在设置的位时间内没有接收到额外字符的起始边沿，即使未达到 FIFO 级别，也会设置 RX 中断。值为 0 将禁用此功能。
0h = 最小值
Fh = 尽可能高的值
7 RESERVED R/W 0h
6-4 RXIFLSEL R/W 2h UART 接收中断 FIFO 级别选择。接收中断的触发点如下：

注意：
在 ULP 域中，触发电平用于：
0：LVL_1_4
4：LVL_FULL
对于未定义的设置，使用默认配置。
0h = RX FIFO >= 1/4 满
注意：对于 ULP 域
1h = RX FIFO >= 1/4 满
2h = RX FIFO >= 1/2 满（默认值）
3h = RX FIFO >= 3/4 满
4h = RX FIFO 已满
注意： 对于 ULP 域
5h = RX FIFO 已满
7h = RX FIFO >= 1 个可用条目
注意：尤其对于 DMA 触发而言是必需的设置
3 RESERVED R/W 0h
2-0 TXIFLSEL R/W 2h UART 发送中断 FIFO 级别选择。发送中断的触发点如下：
注意：对于未定义的设置，使用默认配置。
1h = TX FIFO <= 3/4 空
2h = TX FIFO <= 1/2 空（默认值）
3h = TX FIFO <= 1/4 空
5h = TX FIFO 为空
7h = TX FIFO >= 1 个可用条目
注意：尤其对于 DMA 触发器而言是必需的设置

21.3.32 IBRD（偏移 = 1110h）[复位 = 00000000h]

图 21-47 显示了 IBRD，表 21-45 中对此进行了介绍。

返回到汇总表。

更改 IBRD 寄存器时，直到发送/接收当前字符结束后，新的值才会生效。对波特率分频系数进行任何修改后，必须写一次UARTLCRH寄存器。有关配置详细信息，请参阅“波特率生成”一章。

图 21-47 IBRD
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED DIVINT
R/W-0h R/W-0h
表 21-45 IBRD 字段说明
位 字段 类型 复位 说明
31-16 RESERVED R/W 0h
15-0 DIVINT R/W 0h 整数波特率除数
0h = 最小值
FFFFh = 尽可能高的值

21.3.33 FBRD（偏移 = 1114h）[复位 = 00000000h]

图 21-48 显示了 FBRD，表 21-46 中对此进行了介绍。

返回到汇总表。

UART 分数波特率除数寄存器。FBRD 寄存器是波特率除数值的小数部分。复位时本寄存器将清零。更改 FBRD 寄存器时，直到发送/接收当前字符结束后，新的值才会生效。对波特率分频系数进行任何修改后，必须写一次UARTLCRH寄存器。有关配置详细信息，请参阅“波特率生成”一章。

图 21-48 FBRD
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
RESERVED
R/W-0h
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED DIVFRAC
R/W-0h R/W-0h
表 21-46 FBRD 字段说明
位 字段 类型 复位 说明
31-6 RESERVED R/W 0h
5-0 DIVFRAC R/W 0h 分数波特率除数
0h = 最小值
3Fh = 尽可能高的值

21.3.34 GFCTL（偏移 = 1118h）[复位 = X]

图 21-49 显示了 GFCTL，表 21-47 中对此进行了介绍。

返回到汇总表。

该寄存器控制 RX 输入端的干扰滤波器。

图 21-49 GFCTL
31 30 29 28 27 26 25 24
RESERVED
R/W-0h
23 22 21 20 19 18 17 16
RESERVED
R/W-0h
15 14 13 12 11 10 9 8
RESERVED CHAIN AGFSEL AGFEN
R/W-0h R/W-0h R/W-0h R/W-0h
7 6 5 4 3 2 1 0
RESERVED DGFSEL
R/W-0h R/W-0h
表 21-47 GFCTL 字段说明
位 字段 类型 复位 说明
31-12 RESERVED R/W 0h
11 CHAIN R/W 0h 模拟和数字噪声滤波器链接使能。
0 禁用：为 0 时，禁用链接，只有数字滤波器输出可供 IP 逻辑用于进行采样
1 启用：为 1 时，会将模拟和数字干扰滤波器链接在一起，并将该组合的输出提供给 IP 逻辑进行采样

0h = 禁用
1h = 启用
10-9 AGFSEL R/W 0h 模拟干扰抑制脉冲宽度

该字段可控制 RX 线路上用于进行模拟干扰抑制的脉冲宽度选择。
请参阅器件数据表以了解确切值。
0h = 过滤掉长度短于 5ns 的脉冲。
1h = 过滤掉长度短于 10ns 的脉冲。
2h = 过滤掉长度短于 25ns 的脉冲。
3h = 过滤掉长度短于 50ns 的脉冲。
8 AGFEN R/W 0h 模拟干扰抑制使能
0h = 禁用模拟干扰滤波器
1h = 启用模拟干扰滤波器
7-6 RESERVED R/W 0h
5-0 DGFSEL R/W 0h 干扰抑制脉冲宽度

该字段可控制 RX 线路上用于进行干扰抑制的脉冲宽度选择。
该字段中编程的值指定在 RX 线路上抑制干扰的最长功能时钟周期数。

在 IRDA 模式下：
接收的最小脉冲长度由下式给出：
t(MIN) = (DGFSEL) / f(IRTXCLK)

0h = 旁路 GF
3Fh = 尽可能高的值

21.3.35 TXDATA（偏移 = 1120h）[复位 = 00000000h]

图 21-50 显示了 TXDATA，表 21-48 中对此进行了介绍。

返回到汇总表。

UART 发送数据寄存器。该寄存器是发送数据寄存器（FIFO 的接口）。当发送数据时，若FIFO已使能，则对本寄存器写入的数据将推入发送FIFO。如果发送FIFO被禁用，则数据仅保存在发送保持寄存器（即发送FIFO的最底部单元）中。对本寄存器执行写操作即会启动UART的发送。

图 21-50 TXDATA
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED DATA
R/W-0h R/W-0h
表 21-48 TXDATA 字段说明
位 字段 类型 复位 说明
31-8 RESERVED R/W 0h
7-0 DATA R/W 0h 发送或接收的数据。要通过 UART 发送的数据会写入该字段。读此位域时，将返回UART收到的数据。
0h = 最小值
FFh = 尽可能高的值

21.3.36 RXDATA（偏移 = 1124h）[复位 = 00000000h]

图 21-51 显示了 RXDATA，表 21-49 中对此进行了介绍。

返回到汇总表。

UART 接收数据寄存器。该寄存器是数据接收寄存器（FIFO 的接口）。当接收数据时，若FIFO已使能，则收到的数据字节以及4个状态位（线中止错误、帧错误、奇偶校验错误、溢出错误）将推入12位宽的接收FIFO中。如果接收FIFO被禁用，则数据字节和状态位保存在接收保持寄存器（即接收FIFO的最底部单元）中。对本寄存器的读操作即可获取数据字节。

图 21-51 RXDATA
31 30 29 28 27 26 25 24
RESERVED
R-0h
23 22 21 20 19 18 17 16
RESERVED
R-0h
15 14 13 12 11 10 9 8
RESERVED NERR OVRERR BRKERR PARERR FRMERR
R-0h R-0h R-0h R-0h R-0h R-0h
7 6 5 4 3 2 1 0
DATA
R-0h
表 21-49 RXDATA 字段说明
位 字段 类型 复位 说明
31-13 RESERVED R 0h
12 NERR R 0h 噪声错误。
向该位写入无效。向 UART EVENT ICLR 寄存器中的 NERR 位写入 1 即可清除该标志。
0h = 未发生噪声错误
1h = 在多数表决期间发生噪声错误
11 OVRERR R 0h UART 接收溢出错误。向该位写入无效。向 UART EVENT ICLR 寄存器中的 OVRERR 位写入 1 即可清除该标志。在发生接收 FIFO 上溢的情况下，FIFO 的内容将保持有效，因为当 FIFO 已满时不会再写入任何数据。只会覆盖移位寄存器的内容。CPU 必须读取数据以便将 FIFO 清空。
0h = 没有数据因接收溢出而丢失。
1h = 接收到新数据但无法存储，因为没有读取先前的数据（导致数据丢失）。
10 BRKERR R 0h UART 中断错误。向该位写入无效。向 UART EVENT ICLR 寄存器中的 BRKERR 位写入 1 即可清除该标志。该错误与 FIFO 顶部的字符相关。发生中止时，只有一个 0 字符被加载到 FIFO。仅在接收数据输入变为 1（标记状态）且接收到下一个有效的起始位后，才启用下一字符。
0h = 未发生中断情况
1h = 检测到中断情况，表示接收数据输入保持低电平的时间过长，超过一个完整字的发送时间（包含起始位、数据位、奇偶校验位、停止位）。
9 PARERR R 0h UART 奇偶校验错误。向该位写入无效。向 UART EVENT ICLR 寄存器中的 PARERR 位写入 1 即可清除该标志。
0h = 未发生奇偶校验错误
1h = 接收到的数据字符的奇偶性与 UARTLCRH 寄存器的位 2 和位 7 所定义的奇偶性不匹配。
8 FRMERR R 0h UART 组帧错误。向该位写入无效。向 UART EVENT ICLR 寄存器中的 FRMERR 位写入 1 即可清除该标志。该错误与 FIFO 顶部的字符相关。
0h = 未发生组帧错误
1h = 接收到的字符没有有效的停止位序列，即一个或两个停止位，具体取决于 UARTLCRH.STP2 设置（有效的停止位为 1）。
7-0 DATA R 0h 接收的数据。读此位域时，将返回UART收到的数据。
0h = 最小值
FFh = 尽可能高的值

21.3.37 LINCNT（偏移 = 1130h）[复位 = 00000000h]

图 21-52 显示了 LINCNT，表 21-50 中对此进行了介绍。

返回到汇总表。

UART LIN 模式计数器寄存器

图 21-52 LINCNT
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED 值
R/W-0h R/W-0h
表 21-50 LINCNT 字段说明
位 字段 类型 复位 说明
31-16 RESERVED R/W 0h
15-0 值 R/W 0h 由 UART 的功能时钟计时的 16 位向上计数器。
0h = 最小值
FFFFh = 尽可能高的值

21.3.38 LINCTL（偏移 = 1134h）[复位 = 00000000h]

图 21-53 显示了 LINCTL，表 21-51 中对此进行了介绍。

返回到汇总表。

UART LIN 模式控制寄存器

图 21-53 LINCTL
31 30 29 28 27 26 25 24
RESERVED
R/W-0h
23 22 21 20 19 18 17 16
RESERVED
R/W-0h
15 14 13 12 11 10 9 8
RESERVED
R/W-0h
7 6 5 4 3 2 1 0
RESERVED LINC0_MATCH LINC1CAP LINC0CAP RESERVED CNTRXLOW ZERONE CTRENA
R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h R/W-0h
表 21-51 LINCTL 字段说明
位 字段 类型 复位 说明
31-7 RESERVED R/W 0h
6 LINC0_MATCH R/W 0h 计数器比较匹配模式。该位设置为 1 时，与 LINC0 寄存器的计数器比较匹配会在启用后触发 LINC0 中断。
0h = 禁用计数器比较匹配模式（启用捕获模式）
1h = 启用计数器比较匹配（禁用捕获模式）
5 LINC1CAP R/W 0h RXD 正边沿上的捕获计数器。启用后，该计数器值会在每个 RXD 正边沿捕获到 LINC1 寄存器中。启用后会触发 LINC1 中断。
0h = 禁用 UARTxRXD 正边沿上的捕获计数器
1h = 启用 UARTxRXD 正边沿上的捕获计数器
4 LINC0CAP R/W 0h RXD 负边沿上的捕获计数器。启用后，该计数器值会在每个 RXD 负边沿捕获到 LINC0 寄存器中。启用后会触发 LINC0 中断。
0h = 禁用 UARTxRXD 负边沿上的捕获计数器
1h = 启用 UARTxRXD 负边沿上的捕获计数器
3 RESERVED R/W 0h
2 CNTRXLOW R/W 0h 当 RXD 上的信号为低电平时计数。当启用计数器并且 RXD 上的信号为低电平时，计数器递增。
0h = 禁止当 UARTxRXD 上的信号为低电平时计数
1h = 允许当 UARTxRXD 上的信号为低电平时计数
1 ZERONE R/W 0h 在 RXD 负边沿上为零。启用后，在 RXD 负边沿上，该计数器设置为 0 并开始计数
0h = 禁止在 RXD 负边沿上为零
1h = 允许在 RXD 负边沿上为零
0 CTRENA R/W 0h LIN 计数器使能。LIN 计数器仅在启用后计数。
0h = 禁用计数器
1h = 启用计数器

21.3.39 LINC0（偏移 = 1138h）[复位 = 00000000h]

图 21-54 显示了 LINC0，表 21-52 中对此进行了介绍。

返回到汇总表。

UART LIN 模式捕捉 0 寄存器

图 21-54 LINC0
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED DATA
R/W-0h R/W-0h
表 21-52 LINC0 字段说明
位 字段 类型 复位 说明
31-16 RESERVED R/W 0h
15-0 DATA R/W 0h 16 位捕获/比较寄存器
启用捕获 (LINC0CAP = 1) 后，在 RXD 下降沿捕获当前的 LINCTR 值并生成 LINC0 中断。

如果启用比较模式 (LINC0_MATCH = 1) 后，计数器匹配可生成 LINC0 中断。
0h = 最小值
FFFFh = 尽可能高的值

21.3.40 LINC1（偏移 = 113Ch）[复位 = 00000000h]

图 21-55 显示了 LINC1，表 21-53 中对此进行了介绍。

返回到汇总表。

UART LIN 模式捕捉 1 寄存器

图 21-55 LINC1
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED DATA
R/W-0h R/W-0h
表 21-53 LINC1 字段说明
位 字段 类型 复位 说明
31-16 RESERVED R/W 0h
15-0 DATA R/W 0h 16 位捕捉/比较寄存器
启用捕捉 (LINC1CAP = 1) 后，在 RXD 上升沿捕捉当前的 LINCTR 值并生成 LINC1 中断
0h = 最小值
FFFFh = 尽可能高的值

21.3.41 IRCTL（偏移 = 1140h）[复位 = X]

图 21-56 显示了 IRCTL，表 21-54 中对此进行了介绍。

返回到汇总表。

IrDA 控制寄存器

图 21-56 IRCTL
31 30 29 28 27 26 25 24
RESERVED
R/W-0h
23 22 21 20 19 18 17 16
RESERVED
R/W-0h
15 14 13 12 11 10 9 8
RESERVED IRRXPL RESERVED
R/W-0h R/W-0h R/W-0h
7 6 5 4 3 2 1 0
IRTXPL IRTXCLK IREN
R/W-0h R/W-0h R/W-0h
表 21-54 IRCTL 字段说明
位 字段 类型 复位 说明
31-10 RESERVED R/W 0h
9 IRRXPL R/W 0h IrDA 接收输入 UCAxRXD 极性
0h = 高电平：当看到光脉冲时 IrDA 收发器发出高脉冲
1h = 低电平： 当看到光脉冲时 IrDA 收发器发出低脉冲
8 RESERVED R/W 0h
7-2 IRTXPL R/W 0h 发送脉冲长度。
脉冲长度 t(PULSE) = (IRTXPLx + 1) / [2 * f(IRTXCLK)]
（IRTXCLK = UART 的功能时钟）
0h = 最小值
3Fh = 尽可能高的值
1 IRTXCLK R/W 0h IrDA 发送脉冲时钟选择
0h (R/W) = IrDA 编码数据基于功能时钟。
1h (R/W) = IrDA 编码数据基于波特率时钟。
当选择 8 倍过采样时，IRTXPL 周期应小于 8。
当选择 16 倍过采样时，IRTXPL 周期应小于 16。
0 IREN R/W 0h IrDA 编码器/解码器使能
0h (R/W) = 禁用 IrDA 编码器/解码器
1h (R/W) = 启用 IrDA 编码器/解码器

21.3.42 AMASK（偏移 = 1148h）[复位 = 000000FFh]

图 21-57 显示了 AMASK，表 21-55 中对此进行了介绍。

返回到汇总表。

自地址屏蔽寄存器。AMASK 寄存器用于启用 9 位或空闲线路模式的地址屏蔽。屏蔽地址位，从而创建一组将与接收到的地址字节相匹配的地址。
用于 DALI、UART 9 位或空闲线路模式。

图 21-57 AMASK
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED 值
R/W-0h R/W-FFh
表 21-55 AMASK 字段说明
位 字段 类型 复位 说明
31-8 RESERVED R/W 0h
7-0 值 R/W FFh 9 位模式的自地址屏蔽。该字段包含的地址屏蔽可用于创建一组应匹配的地址。MSK 位字段中的 0 位将 UARTxADDR 寄存器 ADDR 位字段中的相应位配置为“无关”位。MSK 位字段中的 1 位将 UARTxADDR 寄存器 ADDR 位字段中的相应位配置为“必须匹配”位。
0h = 最小值
FFh = 尽可能高的值

21.3.43 ADDR（偏移 = 114Ch）[复位 = 00000000h]

图 21-58 显示了 ADDR，表 21-56 中对此进行了介绍。

返回到汇总表。

自地址寄存器。ADDR 寄存器用于写入在地址屏蔽 (AMASK) 设置为 FFh 时应与接收字节匹配的具体地址。该寄存器与 AMASK 配合使用，从而与接收到的地址字节匹配。
用于 DALI、UART 9 位或空闲线路模式。

图 21-58 ADDR
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED 值
R/W-0h R/W-0h
表 21-56 ADDR 字段说明
位 字段 类型 复位 说明
31-8 RESERVED R/W 0h
7-0 值 R/W 0h 9 位模式的自地址。该字段包含当 UARTxAMASK 为 FFh 时应匹配的地址。
0h = 最小值
FFh = 尽可能高的值

21.3.44 CLKDIV2（偏移 = 1160h）[复位 = 00000000h]

图 21-59 显示了 CLKDIV2，表 21-57 中对此进行了介绍。

返回到汇总表。

该寄存器用于指定功能时钟的模块专用分频比（仅适用于 UART 扩展模块）。

图 21-59 CLKDIV2
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
RESERVED
R/W-0h
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
RESERVED RATIO
R/W-0h R/W-0h
表 21-57 CLKDIV2 字段说明
位 字段 类型 复位 说明
31-3 RESERVED R/W 0h
2-0 RATIO R/W 0h 选择模块时钟的分频比
0h = 不对时钟源进行分频
1h = 对时钟源进行 2 分频
2h = 对时钟源进行 3 分频
3h = 对时钟源进行 4 分频
4h = 对时钟源进行 5 分频
5h = 对时钟源进行 6 分频
6h = 对时钟源进行 7 分频
7h = 对时钟源进行 8 分频