TIDA-00153
使用高速 ADC 的 JESD204B 链路延迟设计
TIDA-00153
概述
JESD204B 链路是数据转换器数字接口的最新趋势。这些链路利用高速串行数字技术，提供了许多显著优势，包括更高的通道密度。此参考设计解决了采用新接口时面临的挑战之一：了解和设计链路延迟。通过一个示例，实现了确定性延迟，并测定了包含德州仪器 (TI) LM97937 ADC 和 Xilinx Kintex 7 FPGA 的系统的链路延迟。
特性
- 保证 JESD204B 链路上的确定性延迟
- 理解链路延迟与链路延迟变化容忍度之间的权衡
- 采用基于公式和流程的方法设计链路延迟
- 使用德州仪器 (TI) 的 ADC16DX370 或 LM97937 ADC 和 Xilinx Kintex 7 FPGA 实现 JESD204B 链路
我们开发的全面组装电路板仅用于测试和性能验证，不可用于销售。
设计文件和产品
设计文件
下载现成的系统文件，加快您的设计过程。
产品
在设计中包括 TI 产品和可能的替代产品。
技术文档
=
TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 2
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 设计指南 | JESD204B Link Latency Using a High-Speed ADC and FPGA Design Guide | 2014-2-18 | |||
| * | 测试报告 | TIDA-00153 Test Results | 2014-2-19 |