首頁 時鐘與計時 時脈網路同步器
首頁
時鐘與計時
時脈網路同步器

LMK05028

現行

低抖動雙通道網路同步器時脈

立即訂購
產品規格表

LMK05028

現行
產品規格表 立即訂購

產品詳細資料

Function Clock network synchronizer Number of outputs 8 Output type CML, HCSL, LVCMOS, LVDS, LVPECL RMS jitter (fs) 150 Features I2C, Integrated EEPROM, Pin programmable, SPI Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 750 Input type LVCMOS, LVDS, LVPECL, XTAL Supply voltage (min) (V) 3.3 Supply voltage (max) (V) 3.6 Operating temperature range (°C) -40 to 85 Number of input channels 4
Function Clock network synchronizer Number of outputs 8 Output type CML, HCSL, LVCMOS, LVDS, LVPECL RMS jitter (fs) 150 Features I2C, Integrated EEPROM, Pin programmable, SPI Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 750 Input type LVCMOS, LVDS, LVPECL, XTAL Supply voltage (min) (V) 3.3 Supply voltage (max) (V) 3.6 Operating temperature range (°C) -40 to 85 Number of input channels 4
VQFN (RGC) 64 81 mm² 9 x 9
  • Two Independent PLL Channels Featuring:
    • Jitter: 150fs RMS for Outputs ≥ 100MHz
    • Phase Noise: –112dBc/Hz at 100Hz Offset for 122.88MHz
    • Hitless Switching: 50ps Phase Transient With Phase Cancellation
    • Programmable Loop Bandwidth With Fastlock
    • Standards-Compliant Synchronization and Holdover Using a Low-Cost TCXO/OCXO
    • Any Input to Any Output Frequency Translation
  • Four Reference Clock Inputs
    • Priority-Based Input Selection
    • Digital Holdover on Loss of Reference
  • Eight Clock Outputs With Programmable Drivers
    • Up to Six Different Output Frequencies
    • AC-LVDS, AC-CML, AC-LVPECL, HCSL, and 1.8V or 2.5V LVCMOS Output Formats
  • EEPROM/ROM for Custom Clocks on Power-Up
  • Flexible Configuration Options
    • Up to 750MHz on Input and Output
    • XO: 10MHz to 100MHz, TCXO: 10MHz to 54MHz
    • DCO Mode: < 1ppt/Step for Fine Frequency and Phase Steering (IEEE 1588 Slave)
    • Zero Delay for Deterministic Phase Offset
    • Robust Clock Monitoring and Status
    • I2C or SPI Interface
  • Excellent Power Supply Noise Rejection (PSNR)
  • 3.3V Supply With 1.8V, 2.5V, or 3.3V Outputs
  • Industrial Temperature Range: –40°C to +85°C
  • Two Independent PLL Channels Featuring:
    • Jitter: 150fs RMS for Outputs ≥ 100MHz
    • Phase Noise: –112dBc/Hz at 100Hz Offset for 122.88MHz
    • Hitless Switching: 50ps Phase Transient With Phase Cancellation
    • Programmable Loop Bandwidth With Fastlock
    • Standards-Compliant Synchronization and Holdover Using a Low-Cost TCXO/OCXO
    • Any Input to Any Output Frequency Translation
  • Four Reference Clock Inputs
    • Priority-Based Input Selection
    • Digital Holdover on Loss of Reference
  • Eight Clock Outputs With Programmable Drivers
    • Up to Six Different Output Frequencies
    • AC-LVDS, AC-CML, AC-LVPECL, HCSL, and 1.8V or 2.5V LVCMOS Output Formats
  • EEPROM/ROM for Custom Clocks on Power-Up
  • Flexible Configuration Options
    • Up to 750MHz on Input and Output
    • XO: 10MHz to 100MHz, TCXO: 10MHz to 54MHz
    • DCO Mode: < 1ppt/Step for Fine Frequency and Phase Steering (IEEE 1588 Slave)
    • Zero Delay for Deterministic Phase Offset
    • Robust Clock Monitoring and Status
    • I2C or SPI Interface
  • Excellent Power Supply Noise Rejection (PSNR)
  • 3.3V Supply With 1.8V, 2.5V, or 3.3V Outputs
  • Industrial Temperature Range: –40°C to +85°C

The LMK05028 is a high-performance network synchronizer clock device that provides jitter cleaning, clock generation, advanced clock monitoring, and good hitless switching performance to meet the stringent timing requirements of communications infrastructure and industrial applications. The low jitter and high PSNR of the device reduce bit error rates (BER) in high-speed serial links.

The device has two PLL channels and generates up to eight output clocks with 150-fs RMS jitter. Each PLL domain can select from any four reference inputs to synchronize the outputs.

The LMK05028 is a high-performance network synchronizer clock device that provides jitter cleaning, clock generation, advanced clock monitoring, and good hitless switching performance to meet the stringent timing requirements of communications infrastructure and industrial applications. The low jitter and high PSNR of the device reduce bit error rates (BER) in high-speed serial links.

The device has two PLL channels and generates up to eight output clocks with 150-fs RMS jitter. Each PLL domain can select from any four reference inputs to synchronize the outputs.
filter 尋找其它 時脈網路同步器
下載 觀看有字幕稿的影片 影片

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 6
重要文件 類型 標題 格式選項 日期
* Data sheet LMK05028 Low-Jitter Dual-Channel Network Synchronizer Clock With EEPROM datasheet (Rev. B) PDF | HTML 2025年 2月 14日
Third party document Intel® Stratix® 10 SX SoC Development Kit User Guide 2019年 4月 12日
Technical article How to achieve network synchronization clocks with TI digital PLLs PDF | HTML 2018年 6月 21日
Application note TI Network Synchronizer Clock Value Adds in Communications and Industrial Applic 2018年 4月 12日
Application note ITU-T G.8262 Compliance Test Results for the LMK05028 Digital PLL Network 2018年 4月 10日
User guide LMK05028 Registers 2018年 4月 10日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

LMK05028EVM — LMK05028 網路時鐘產生器和同步器評估模組

LMK05028EVM 是適用於 LMK05028 網路時鐘產生器和同步器的評估模組。EVM 可用於裝置評估、合規測試和系統原型設計。
LMK05028 整合了兩個數位 PLL (DPLL) 與可編程頻寬，可用於輸入漂移和抖動衰減。EVM 包括 SMA 連接器，用於時鐘輸入、振盪器輸入和時鐘輸出，以便與 50-Ω 測試設備介接。板載 XO 和 TCXO 選項可用來對 LMK05028 操作時的自由運轉、鎖定或維持模式進行評估。EVM 可透過板載 USB 微控制器 (MCU) 介面，使用配備 TI TICS Pro 軟體圖形使用者介面 (GUI) 的 PC 進行配置。TiCS Pro 可用於將 (...)

使用指南: PDF
TI.com 無法提供
支援軟體

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

支援產品和硬體

支援產品和硬體
下載選項
模擬型號

LMK05028 IBIS Model

SNAM222.ZIP (213 KB) - IBIS Model
下載
設計工具

CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體

時鐘樹架構是一款時鐘樹合成工具，可根據您的系統需求產生時鐘樹解決方案，進而簡化您的設計流程。此工具可從廣泛的計時產品資料庫中汲取資料，產生系統級多晶片計時解決方案。
立即進行設計
設計工具

PLLATINUMSIM-SW — PLLatinum Sim Tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支援產品和硬體

支援產品和硬體
下載選項
模擬工具

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

PSpice® for TI 是有助於評估類比電路功能的設計和模擬環境。這款全功能設計和模擬套件使用 Cadence® 的類比分析引擎。PSpice for TI 包括業界最大的模型庫之一，涵蓋我們的類比和電源產品組合，以及特定類比行為模型，且使用無需支付費用。

PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前，建立完整的終端設備設計和解決方案原型，進而縮短上市時間並降低開發成本。 

在 PSpice for TI 設計與模擬工具中，您可以搜尋 TI (...)
要求
封裝 針腳 CAD 符號、佔位空間與 3D 模型
VQFN (RGC) 64 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片