LMK00338
- 3:1 Input Multiplexer
- Two Universal Inputs Operate up to 400 MHz and Accept LVPECL, LVDS, CML, SSTL, HSTL, HCSL, or Single-Ended Clocks
- One Crystal Input Accepts a 10-MHz to 40-MHz Crystal or Single-Ended Clock
- Two Banks With 4 Differential Outputs Each
- HCSL, or Hi-Z (Selectable per Bank)
- Additive RMS Phase Jitter for PCIe Gen5 at 100
MHz:
- 15 fs RMS (Typical)
- –72 dBc at 156.25 MHz
- LVCMOS Output With Synchronous Enable Input
- Pin-Controlled Configuration
- VCC Core Supply: 3.3 V ± 5%
- 3 Independent VCCO Output Supplies: 3.3 V/2.5 V ± 5%
- Industrial Temperature Range: –40°C to +85°C
- 40-lead WQFN (6 mm × 6 mm)
The LMK00338 device is an 8-output PCIe Gen1/Gen2/Gen3/Gen4/Gen5 fanout buffer intended for high-frequency, low-jitter clock, data distribution, and level translation. The input clock can be selected from two universal inputs or one crystal input. The selected input clock is distributed to two banks of 4 HCSL outputs and one LVCMOS output. The LVCMOS output has a synchronous enable input for runt-pulse-free operation when enabled or disabled. The LMK00338 operates from a 3.3-V core supply and 3 independent 3.3-V or 2.5-V output supplies.
The LMK00338 provides high performance, versatility, and power efficiency, making it ideal for replacing fixed-output buffer devices while increasing timing margin in the system.
您可能會感興趣的類似產品
功能相同，但針腳輸出與所比較的裝置不同。
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | LMK00338 8-Output PCIe Gen1/Gen2/Gen3/Gen4/Gen5 Clock Buffer and Level Translator datasheet (Rev. C) | PDF | HTML | 2021/7/12 | ||
| 應用說明 | LMK0033x PCI Express Compliance Report | PDF | HTML | 2025/5/5 | |||
| 應用說明 | Clocking for PCIe Applications | PDF | HTML | 2023/11/28 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
LMK00338EVM — LMK00338 PCIe Gen1/2/3 時鐘緩衝器評估模組
LMK00338 是一款 400MHz、8 輸出的 HCSL 緩衝器，適用於 PCIe Gen1/2/3 應用，低附加抖動時脈分配以及電平轉換。EVM 可讓使用者驗證裝置的功能和性能規格。有關功能說明和規格，請參閱 LMK00338 產品規格表。
CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體
時鐘樹架構是一款時鐘樹合成工具，可根據您的系統需求產生時鐘樹解決方案，進而簡化您的設計流程。此工具可從廣泛的計時產品資料庫中汲取資料，產生系統級多晶片計時解決方案。
PLLATINUMSIM-SW — PLL 迴路濾波器、相位雜訊、鎖定時間與雜散模擬工具
PLLATINUMSIM-SW 為一模擬工具，可讓使用者建立 PLLatinum™ 積體電路的詳細設計和模擬，包括 LMX 系列的相位鎖定迴路 (PLL) 及合成器。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| WQFN (RTA) | 40 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。