ZHCSQH8A September 2025 – October 2025 TCAN5102-Q1
ADVANCE INFORMATION
TCAN5102-Q1 具有 2kB 消息 RAM (MRAM),用于存储 SPI、I2C 和 UART 通信的邮箱。该 RAM 可根据终端应用需求,按 25% 的增量比例,将内存灵活分配给任意组合的 2 个 IP 模块。RX 和 TX 之间的拆分比例不可调节,始终为 50/50%。RX 和 TX FIFO 的处理由 TCAN5102-Q1 完成,用户只需选择为每个 IP 模块分配多少 MRAM,无需其他设置。
SPI 和 I2C 的内存使用分配非常简单直接,若指定,分配内存的 50% 用于存储 TX 数据,另外 50% 就会用于存储 RX 数据。
对于 UART,需要额外字节存储每个接收字节的状态。这意味着 UART 每接收 1 字节数据,就需要额外 1 字节存储该字节的状态。因此,分配给 UART 的内存中,仅 2/3 用于存储实际数据字节。
表 7-7 显示了为每个 IP 模块的 TX 或 RX 缓冲区分配的字节数。所示大小对于 TX 和 RX 缓冲区相同,且并非两者共享的值。例如,如果 100% 的 MRAM 空间分配给 SPI,则 SPI TX 大小为 1024 字节,SPI RX 缓冲区为 1024 字节。TX 和 RX 缓冲区总和为 2048 字节,即全部内存。
在将 50%的 MRAM 分配给 SPI 和 UART 的示例中,SPI RX 和 TX 大小各为 512 字节(总共 1kB)。每个缓冲区的 UART IP 仅为 340 字节。由于 UART RX 需要额外字节存储每个接收字节的状态,因此在可用的 1024 字节中,仅 2/3 用于存储数据。在内部分配中,TX 和 RX 缓冲区可存储的字节数相同。因此,有 4 字节数据未被使用,因为剩余的 4 字节无法在 3 个功能(TX、RX 和 RX 状态)之间平均分配。
| 分配给 SPI 的百分比 | SPI TX 或 RX 大小 (字节) |
UART TX 或 RX 大小 (字节) |
已使用的字节总数 (占总数的百分比) |
|---|---|---|---|
| 100% | 1024 | 0 | 2048 (100%) |
| 75% | 768 | 168 | 2040 (99.6%) |
| 50% | 512 | 340 | 2044 (99.8%) |
| 25% | 256 | 512 | 2048 (100%) |
| 0% | 0 | 680 | 2040 (99.6%) |
| MRAM_IP_EN(十六进制) | 分配给 SPI 的百分比 | 分配给 UART 的百分比 | 分配给 I2C 的百分比 | SPI TX 和 RX 大小 (字节) |
UART TX 和 RX 大小 (字节) |
I2C TX 和 RX 大小 (字节) |
已使用的字节总数 (占总数的百分比) |
|---|---|---|---|---|---|---|---|
| 0h | 0% | 0% | 0% | 0 | 0 | 0 | 0 (0%) |
| 1h | 0% | 100% | 0% | 0 | 680 | 0 | 2040 (99.61%) |
| 2h | 25% | 75% | 0% | 256 | 512 | 0 | 2048 (100%) |
| 3h | 50% | 50% | 0% | 512 | 340 | 0 | 2044 (99.8%) |
| 4h | 75% | 25% | 0% | 768 | 168 | 0 | 2040 (99.61%) |
| 5h | 100% | 0% | 0% | 1024 | 0 | 0 | 2048 (100%) |
| 6h | 0% | 0% | 100% | 0 | 0 | 1024 | 2048 (100%) |
| 7h | 0% | 25% | 75% | 0 | 168 | 768 | 2040 (99.61%) |
| 8h | 0% | 50% | 50% | 0 | 340 | 512 | 2044 (99.8%) |
| 9h | 0% | 75% | 25% | 0 | 512 | 256 | 2048 (100%) |
| Ah | 25% | 0% | 75% | 256 | 0 | 768 | 2048 (100%) |
| Bh | 50% | 0% | 50% | 512 | 0 | 512 | 2048 (100%) |
| Ch | 75% | 0% | 25% | 768 | 0 | 256 | 2048 (100%) |
上图展示了 MRAM 如何为 I2C 保存数据的示例。每个单独的 I2C 帧/消息以不同的颜色显示,以展示消息在每个 RX 或 TX FIFO 中的紧凑分组方式。用户无需了解数据在 FIFO 中的存储方式,只需知道 FIFO 的总大小以及报头/状态字节也存储在内存中这一事实即可。