ZHCSQH8A September 2025 – October 2025 TCAN5102-Q1
ADVANCE INFORMATION
图 7-58 显示了 SPI_CTRL 寄存器,表 7-100 中对此进行了介绍。
返回到汇总表。
该寄存器控制 SPI IP
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| TX_TRG | RX_TRG | RESERVED | SPI_EN | SPI_CCE | |||
| R/W-0h | R/W-0h | R-0h | RH-0h | R/W-0h | |||
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7-6 | TX_TRG | R/W | 0h | 设定当 TX FIFO 中的空闲字节数增加到指定数量时的触发级别。 用于在 FIFO 中有一定数量的空闲空间时产生中断,以便处理器可以将多个字节加载到 FIFO 中,而不是一次仅加载 1 个字节。 注: 该中断触发方式类似于边沿触发型中断。 如果用户始终保持不低于 8 个空闲空间
|
| 5-4 | RX_TRG | R/W | 0h | 设定当 RX FIFO 达到 FIFO 中所存储的指定字节数时,RX FIFO 的触发级别。 这允许 CPU 批量移出字节,而不是一次 1 个字节,从而可以减少中断次数
|
| 3-2 | RESERVED | R | 0h | 保留 |
| 1 | SPI_EN | RH | 0h | SPI IP 使能状态标志。 该标志不可写,但当通过从 MRAM 向 IP 分配内存以启用 SPI IP 时,可将此标志置位。 这通过 MRAM_IP_CFG 寄存器完成
|
| 0 | SPI_CCE | R/W | 0h | SPI IP 更改控制使能位。 仅当 SPI_EN 为 0 时才能设置
|