ZHCSQH8A September 2025 – October 2025 TCAN5102-Q1
ADVANCE INFORMATION
图 7-102 显示了 I2C_CTRL,表 7-146 中对此进行了介绍。
返回到汇总表。
此寄存器控制 I2C IP
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| SBR_START | AUTO_SBR_EN | RSVD | NACK_FAIL_D | NACK_FAIL_A | LSM | I2C_EN | CCE |
| RH/W1S-0h | R/WP-0h | R-0h | R/WP-1h | R/WP-1h | R/WP-0h | RH-0h | R/W-0h |
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7 | SBR_START | RH/W1S | 0h | 手动生成 I2C 总线卡滞恢复序列。 复位完成后由 IP 自动清除 0h = 未生成复位模式 1h = 开始 I2C 总线卡滞恢复序列 |
| 6 | AUTO_SBR_EN | R/WP | 0h | 如果器件检测到总线数据线路卡滞,则启用自动总线卡滞恢复序列。 0h = 如果检测到总线卡滞,不执行任何操作 1h = 如果检测到总线卡滞,自动生成总线卡滞恢复序列 |
| 5 | RSVD | R | 0h | |
| 4 | NACK_FAIL_D | R/WP | 1h | 如果在数据字段中收到 NACK,则认为消息失败。 失败的消息将终止传输并发出停止信号。 0h = 记录 NACK 标志并继续传输(消息仍被视为成功) 1h = 如果意外收到 NACK,则终止事务 |
| 3 | NACK_FAIL_A | R/WP | 1h | 如果在地址(第一个字节)之后收到 NACK,则认为消息失败。 失败的消息将终止传输并发出停止信号。 0h = 记录 NACK 标志并继续传输(消息仍被视为成功) 1h = 如果意外收到 NACK,则终止事务 |
| 2 | LSM | R/WP | 0h | 将输入时钟从 20MHz 改为 5MHz,以获得更低的 I2C 速度 0h = 高速时钟,10MHz 1h = 低速时钟,2.5MHz(用于低于 100KHz) |
| 1 | I2C_EN | RH | 0h | I2C IP 使能状态标志。 此标志不可写,但如果通过从 MRAM 向 IP 分配内存来启用 I2C IP,则会设置此标志。 这通过 MRAM_IP_CFG 寄存器完成 0h=I2C IP 被禁用,所有 I2C 功能被禁用 1h=I2C IP 被启用 |
| 0 | CCE | R/W | 0h | I2C IP 更改控制使能位。 如果设置了该位,则 I2C IP 保持在复位状态 0h = I2C 配置寄存器受写保护 1h = 可以更改 I2C 配置寄存器 |