ZHCSQH8A September 2025 – October 2025 TCAN5102-Q1
ADVANCE INFORMATION
TCAN5102-Q1 具有 12 个 GPIO 引脚,可配置为多种用途。作为通用 I/O,该引脚可配置为输入、推挽输出或漏极开路输出。这些引脚还提供用户可启用的集成上拉和下拉电阻器。
为了支持器件内不同的串行接口和 IP 块,多个引脚可以选择与 GPIO 多路复用。在寄存器配置中,这种额外功能被称为“特殊功能”,这意味着该引脚不再作为 GPIO 使用,而是连接到特定的 IP 模块。当配置为特殊功能时,该引脚仅使用上拉和下拉电阻器配置。当选择特殊功能后,系统会自动为您配置输出/输入、推挽/漏极开路等模式。例如,如果对应于 SPI POCI 的 GPIO 被选择为特殊功能,则该 GPIO 的设置会被 SPI IP 覆盖,以将该 GPIO 配置为输入。如果需要,可在该引脚上使能内部上拉或下拉电阻器,以确保引脚处于已知状态。
GPIO 的默认上电状态可以存储在 EEPROM 中,以实现上电响应。引脚在未供电或低于 POR 阈值时处于高阻抗状态。器件上电后,配置信息会从 EEPROM 复制到 GPIO 寄存器。只有会影响输出行为的配置寄存器会存储在 EEPROM 中。这些被存储的寄存器包括
| 引脚 | 名称 | 低优先级 | 高优先级 |
|---|---|---|---|
| 4 | GPIO9 | SPI CS4 | I2C SCL |
| 5 | GPIO10 | SPI CS5 | I2C SDA |
| 6 | GPIO11 | SPI CS6 | PWM0 |
| 7 | GPIO12 | SPI CS7 | PWM1 |
| 11 | GPIO8 | UART RXD | - |
| 12 | GPIO7 | UART TXD | - |
| 13 | GPIO6 | SPI PICO | - |
| 14 | GPIO5 | SPI POCI | - |
| 15 | GPIO4 | SPI SCK | - |
| 16 | GPIO3 | SPI CS0 | - |
| 17 | GPIO2 | SPI CS1 | - |
| 18 | GPIO1 | SPI CS2 | - |
| 19 | GPIO0 | SPI CS3 | - |