ZHCACB3E May 2023 – February 2024 AM620-Q1 , AM623 , AM625 , AM625-Q1 , AM625SIP , AM62A3 , AM62A3-Q1 , AM62A7 , AM62A7-Q1 , AM62P , AM62P-Q1
为了优化设计,处理器时钟输出 (CLKOUT0) 可用作 EPHY 的时钟输入。时钟输出在内部进行缓冲,适用于点对点时钟拓扑。建议在 CLKOUT0 的源极侧安装一个串联电阻,以尽量减少反射。
RGMII EPHY 需要一个与任何其他信号不同步的 25MHz 时钟输入。因此,该信号不会有任何时序要求,但需要确保 EPHY 不在其时钟输入端接收任何非单调转换。
RMII EPHY 时钟选项随 EPHY 控制器(主器件)和器件(从器件)配置的不同而变化。
当配置为控制器时,RMII EPHY(大多数)需要与任何其他信号不同步的 25MHz 输入时钟。25MHz 时钟信号没有与处理器相关的任何时序要求,但确保 EPHY 不会在其时钟输入上接收任何非单调转换非常重要。
RMII EPHY 为 MAC 提供 50MHz 时钟输出。在此用例中,相对于 EPHY,50MHz 数据传输时钟会延迟传递至 MAC。这将转换时钟数据时序关系,从而可能减小时序裕量。如果此延迟过大,这对某些设计来说可能会有问题。
配置为器件时,MAC 和 EPHY 使用一个与发送和接收数据同步的 50MHz 公共时钟。50MHz 时钟在 RMII 规范中定义为供 MAC 和 EPHY 使用的通用数据传输时钟信号,这种情况下,转换预计会同时到达 MAC 和 EPHY 器件引脚。这样可以为发送和接收数据传输提供更好的时序裕量。同样,需要确保 MAC 和 EPHY 不会在其时钟输入端接收任何非单调转换。为了确保时钟信号完整性,强烈建议通过双输出相位对齐缓冲器来路由该时钟信号。建议使用与 ½ 数据信号长度等长的信号布线来连接时钟缓冲器输出,其中一个时钟输出连接到 MAC,另一个连接到 EPHY。
对于 RMII 接口,建议的配置是器件特定 TRM 中所述的 RMII 接口典型应用(外部时钟源)。如果使用器件特定 TRM 中所述的 RMII 接口典型应用(内部时钟源)配置,则必须在板级或系统级验证性能。建议提供用于初始性能测试和比较的外部时钟。已在处理器和 EPHY 上使用 25MHz 时钟验证了以太网性能 (RGMII)。
可以使用 CLKOUT0 信号功能为 EPHY 提供 25MHz 或 50MHz 时钟输入。然而,这需要软件配置时钟输出。如果电路板设计需要支持以太网引导,则无法使用此配置。只要更改配置,该时钟就可能出现故障。
根据所选处理器,一旦器件从复位中释放 (MCU_PORz 0 -> 1),处理器就会自动开始向 WKUP_CLKOUT0 引脚提供器件参考时钟(MCU_OSC0,默认启用)。该处理器时钟输出在开始切换后不会出现故障。但是,第一个高电平脉冲或低电平脉冲可能很短,因为复位是与 HFOSC0 时钟异步释放的。
电路板设计人员需要确保 EPHY 在相应时钟有效后保持在复位状态,持续指定的最短复位保持时间。
TI 不定义处理器时钟输出的性能,因为时钟性能受每种定制电路板设计所特有的许多变量的影响。电路板设计人员必须使用实际 PCB 延迟、最小/最大输出延迟特性和每个器件的最小设置/保持要求来验证所有外设的时序,以确认是否有足够的时序裕量。