ZHCACB3E May 2023 – February 2024 AM620-Q1 , AM623 , AM625 , AM625-Q1 , AM625SIP , AM62A3 , AM62A3-Q1 , AM62A7 , AM62A7-Q1 , AM62P , AM62P-Q1
提供以下端接:
因为 PHY 包括 eMMC 所需的内部拉电阻并动态控制这些拉电阻,所以 MMC0 不需要外部拉电阻。
在复位期间和复位后,由处理器 eMMC PHY 在内部启用 DAT0..7 和 CMD 的上拉电阻。在复位期间和复位后由 SS(使用 MUXMODE 选择的子系统决定输出缓冲器状态)为 DS 启用下拉电阻,且时钟输出 (CLK) 驱动为低电平。
MMC0 引脚没有关联的 PADCONFIG 寄存器。与 MMC0 引脚关联的内部上拉电阻由 MMC0 主机和 PHY 动态控制。
eMMC 数据、CMD、DS 和 CLK 信号不需要提供外部拉电阻。