当使用单个存储器 (DDR4) 器件(1 X 16 位)时,可考虑点对点拓扑。
点对点拓扑实现总结:
- 地址和控制信号无需外部端接 (VTT)。
- 对于差分时钟(DDR0_CK0、DDR0_CK0_n),建议使用交流(差分)端接(2 个 R 串联(值 = Zo - 单端阻抗)和一个滤波电容器(0.01μF 或存储器制造商推荐的值),该电容器连接到两个电阻和 VDDS_DDR(DDR PHY IO 电源)的中心。有关单端阻抗值和 DDR4 点对点连接的信息,请参阅 AM62x DDR 电路板设计和布局布线指南 以及器件特定 SK。
- VREFCA (VDDS_DDR/2) 是用于存储器 (DDR4) 器件的控制、命令和地址输入的基准电压。VREFCA 可以使用电阻分压器(连接到 VDDS_DDR 和 VSS 的 2 个电阻(建议电阻值为 1 kΩ,1%))以及与两个电阻并联的滤波电容器(建议值为 0.1μF)从 VDDS_DDR 导出。VREFCA 引脚连接额外的去耦电容器(靠近存储器 (DDR4) 器件)。
或者,针对地址和控制信号,为单个存储器 (DDR4) 器件添加 VTT 端接,并使用灌电流/拉电流 DDR 端接稳压器生成 VTT 电源也是一种可接受的方法。
使用两个存储器 (DDR4) 器件(2 X 8 位)时,建议遵循飞越式拓扑。
飞越式拓扑实现总结:
- 建议为地址、控制和时钟信号使用外部端接 (VTT)。
- 建议使用灌电流/拉电流 DDR 端接稳压器生成 VTT 电源。
- 灌电流/拉电流 DDR 端接稳压器生成基准电压 VREFCA (VDDS_DDR/2)。
- 为基准电压添加去耦电容器。