ZHCACB3E May 2023 – February 2024 AM620-Q1 , AM623 , AM625 , AM625-Q1 , AM625SIP , AM62A3 , AM62A3-Q1 , AM62A7 , AM62A7-Q1 , AM62P , AM62P-Q1
使用 32 位单列/双列 LPDDR4 时,地址、CKE 和 CK 信号布线遵循平衡“T”拓扑布线。
使用 16 位单列 LPDDR4 时,遵循点对点拓扑。根据 AM62Ax/AM62Px LPDDR4 电路板设计和布局布线指南 建议,连接未使用的数据选通引脚(DDR0_DQS2..3 和 DQS2..3_n)。
LPDDR4 的数据信号连接拓扑结构是点对点的,分为不同的字节通道。
VTT 端接不适用于 LPDDR4。地址/控制信号所需的端接由内部(片上)处理。