ADC32RF45
- 14-Bit, Dual-Channel, 3.0-GSPS ADC
- Noise Floor: –155 dBFS/Hz
- RF Input Supports Up to 4.0 GHz
- Aperture Jitter: 90 fS
- Channel Isolation: 95 dB at fIN = 1.8 GHz
- Spectral Performance (fIN = 900 MHz, –2 dBFS):
- SNR: 60.9 dBFS
- SFDR: 67-dBc HD2, HD3
- SFDR: 77-dBc Worst Spur
- Spectral Performance (fIN = 1.78 GHz, –2 dBFS):
- SNR: 58.8 dBFS
- SFDR: 66-dBc HD2, HD3
- SFDR: 75-dBc Worst Spur
- On-Chip Digital Down-Converters:
- Up to 4 DDCs (Dual-Band Mode)
- Up to 3 Independent NCOs per DDC
- On-Chip Input Clamp for Overvoltage Protection
- Programmable On-Chip Power Detectors with Alarm Pins for AGC Support
- On-Chip Dither
- On-Chip Input Termination
- Input Full-Scale: 1.35 VPP
- Support for Multi-Chip Synchronization
- JESD204B Interface:
- Subclass 1-Based Deterministic Latency
- 4 Lanes Per Channel at 12.5 Gbps
- Power Dissipation: 3.2 W/Ch at 3.0 GSPS
- 72-Pin VQFN Package (10 mm × 10 mm)
The ADC32RF45 device is a 14-bit, 3.0-GSPS, dual-channel, analog-to-digital converter (ADC) that supports RF sampling with input frequencies up to 4 GHz and beyond. Designed for high signal-to-noise ratio (SNR), the ADC32RF45 delivers a noise spectral density of –155 dBFS/Hz as well as dynamic range and channel isolation over a large input frequency range. The buffered analog input with on-chip termination provides uniform input impedance across a wide frequency range and minimizes sample-and-hold glitch energy.
Each ADC channel can be connected to a dual-band, digital down-converter (DDC) with up to three independent, 16-bit numerically-controlled oscillators (NCOs) per DDC for phase-coherent frequency hopping. Additionally, the ADC is equipped with front-end peak and RMS power detectors and alarm functions to support external automatic gain control (AGC) algorithms.
The ADC32RF45 supports the JESD204B serial interface with subclass 1-based deterministic latency using data rates up to 12.5 Gbps with up to four lanes per ADC. The device is offered in a 72-pin VQFN package (10 mm × 10 mm) and supports the industrial temperature range (–40°C to +85°C).
技術文件
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
TSW40RF80EVM — 具有雙通道 14 位元 3 GSPS ADC/9 GSPS DAC 時鐘解決方案的 2T2R 射頻取樣收發器評估模組
TSW40RF80 評估模組 (EVM) 是二發射二接收 (2T2R) 射頻取樣收發器參考設計。本模組包含 DAC38RF80 雙通道射頻取樣數位轉類比轉換器 (DAC) 及 ADC32RF45 雙通道射頻取樣類比轉數位轉換器 (ADC)。
DAC38RF80 取樣率最高可運作 9 GSPS，包括用於產生高頻時鐘的板載 PLL/VCO。輸出為單端，可輕鬆從介面連接 50-Ω 電路。ADC32RF45 取樣率最高可運作 3 GSPS。可選擇在各通道中使用雙數位降壓轉換器，或繞過轉換器以存取完整 Nyquist 頻寬。
TSW40RF80EVM 包含 LMK04828 時脈產生器，用於為 DAC (...)
TI204C-IP — Request for JESD204 rapid design IP
JESD204 快速設計 IP 被設計用於幫助 FPGA 工程師快速實現可運作的 JESD204 系統，從而加速開發過程。該 IP 的架構設計使得下游數位處理和其他應用邏輯能夠隔離於 JESD204 通訊協定的大多數性能和時序關鍵約束之外。該 IP 能夠幫助設計人員減少韌體開發時間並簡化 FPGA 的整合。
JESD204 快速設計 IP 無需權利金，用於 TI 高速資料轉換器。TI 將協助使用者配置初始連結，針對特定 FPGA 平台與 TI 資料轉換器 JMODE 之間的使用進行自訂。TI 將在 IP 測試完成並準備部署後，透過安全下載連結提供 IP。
JESD204 快速設計 IP 支援下列 (...)
DATACONVERTERPRO-SW — 高速資料轉換器 Pro GUI 安裝程式，v5.31
這款高速資料轉換器專業 GUI 是一款 PC（與 Windows® XP/7/10 相容）程式，旨在協助評估大多數 TI 高速資料轉換器 [類比轉數位轉換器 (ADC) 和數位轉類比轉換器 (DAC)] 和類比前端 (AFE) 平台。DATACONVERTERPRO-SW 旨在支援整個 TSW14xxx 系列資料擷取和模式產生卡，為時域和頻域中的資料轉換器分析提供強大且快速的解決方案，並支援單音、多音和調變訊號。此 GUI 也與 TI 模式產生 GUI 相容，可快速合成單音、多音和調變訊號。
使用者可以向 DATACONVERTERPRO-SW 提供自訂模式，以載入到 TI DAC。支援從 (...)
SBAC148 — ADC32RFxxEVM SPI GUI Installer
FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator
這個 Excel 計算機為系統設計人員提供了一種簡化直接 RF 取樣接收器設計和偵錯的方法。它提供了三項功能：頻率規劃、類比濾波和降頻濾波器雜散定位
在概念階段，頻率規劃工具能夠精確調整 ADC 取樣率和輸入頻率位置，以在阻塞事件期間最佳化無雜散動態範圍 (SFDR)。某些設計在這兩方面都具有靈活性；而其他一些設計，例如 L 波段接收器或無線基礎設施基地台，則處理固定頻帶，僅提供取樣率調整功能。
外部 RF 濾波器回應高度依賴於系統 SFDR 目標與 ADC 本身的 SFDR 性能；類比濾波器工具可在設計階段提供協助。
在系統啟動期間出現快速傅立葉轉換 (FFT) (...)
TIDA-00814 — 射頻取樣 S 波段雷達接收器參考設計
TIDA-01016 — 訊號分析儀和無線測試器中射頻取樣 ADC 的時鐘參考設計
TIDA-01161 — 1 GHz 訊號頻寬射頻取樣接收器參考設計
此參考設計採用雙通道、14 位元解析度 ADC、取樣率高達 3GSPS 的 ADC32RF45。最大訊號頻寬由 ADC 取樣率除以二得出。在此參考設計中，訊號頻寬超過 1GHz。最大輸入頻率按照 ADC 和輸入變壓器輸入緩衝器的輸入頻寬設定。此參考設計可直接擷取高達 4GHz 的 RF 訊號，適用於所有重要電信頻帶和 S (...)
TIDA-01163 — 多波段射頻取樣接收器參考設計
此參考設計展示 ADC32RF80 雙通道、14 位元、3-GSPS RF 取樣電信接收器。此裝置每個通道包含兩個數位降頻轉換器 (DDC)。DDC 提供 8 到 32 的抽取值，並包含 16 位元數值控制。利用 ADC32RF80 的高取樣率，參考設計可擷取到大量 RF 頻譜，其中包含多頻帶的訊號和潛在的不良干擾。DDC (...)
TIDA-01247 — 用於射頻取樣 ADC 的高效率無 LDO 電源網路參考設計
本參考設計展示一種為 ADC32RFxx 供電的簡化高效電源網路方案。此設計採用開關穩壓器為類比轉數位轉換器 (ADC) 的所有三個電源域供電，實現無需低壓差 (LDO) 線性穩壓器的電源網路架構。此配置不僅能提升整體電源效率、減少元件數量，同時完全不會影響 ADC 的規格性能。
TIDA-01435 — 適用於微波回程連線的高頻寬、零中頻參考設計
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VQFNP (RMP) | 72 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。