ADC14X250
- Resolution: 14-Bit
- Conversion Rate: 250 MSPS
- Performance:
- Input: 240 MHz, –3
dBFS
- SNR: 70.1 dBFS
- Noise Spectral Density: –151.1 dBFS/Hz
- SFDR: 87 dBFS
- Non-HD2 and Non-HD3 SPUR: –92 dBFS
- No Input SNR: 71.1 dBFS
- Input: 240 MHz, –3
dBFS
- Power Dissipation: 584 mW
- Performance Rated up to 105°C (at thermal pad)
- JESD204B Subclass 1 Single Lane Serial Data Interface With Lane Rate Up To 5 Gb/s
- Buffered Analog Inputs
- Differential Input Phase and Amplitude Correction
- Input Sampling Clock Divider (Divide-by-1,2,4,8)
- 4-Wire Serial Peripheral Interface (SPI)
- 32-Pin WQFN Package (5×5 mm, 0.5-mm Pitch)
The ADC14X250 device is a monolithic single-channel high performance analog-to-digital converter capable of converting analog input signals into 14-bit digital words with a sampling rate of 250 MSPS. This converter uses a differential pipelined architecture with integrated input buffer to provide excellent dynamic performance and low power consumption across an extended temperature range from –40°C to 105°C as measured at the devices PCB footprint thermal pad.
The integrated input buffer eliminates charge kickback noise coming from the internal switched capacitor sampling circuits and eases the system-level design of the driving amplifier, anti-aliasing filter, and impedance matching. The buffer can be also be adjusted to correct for phase and amplitude imbalance of the differential input signal path to improve even order harmonic distortion. An input sampling clock divider provides integer divide ratios to simplify system clocking. An integrated low-noise voltage reference eases board level design without requiring external decoupling capacitors. The output digital data is provided through a JESD204B subclass 1 single lane interface from a 32-pin, 5-mm × 5-mm WQFN package. The ADC14X250 operates on 1.2 V, 1.8 V and 3.0 V power supplies. A SPI is available to configure the device that is compatible with 1.2-V to 3-V logic.
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | ADC14X250 14-Bit 250 MSPS Single Channel ADC With 5 Gb/s JESD204B Output datasheet (Rev. B) | PDF | HTML | 2017/4/19 |
設計與開發
如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。
ADC14X250EVM — ADC14X250 評估模組
ADC14X250EVM 是用於評估德州儀器 (TI) 的 ADC14X250 類比轉數位轉換器 (ADC) 的評估板。ADC14X250 是一款單通道 14 位元 ADC,能夠以高達每秒 250 百萬次取樣 (MSPS) 的取樣率運作,其輸出採用標準 JESD204B 高速序列介面。ADC14X250EVM 旨在與 TSW14J56EVM、德州儀器的 JESD204B 資料擷取卡,以及適用於高速資料轉換器評估的高速資料轉換器 Pro (HSDCPro) 軟體工具進行無縫合作。
TI204C-IP — Request for JESD204 rapid design IP
JESD204 快速設計 IP 被設計用於幫助 FPGA 工程師快速實現可運作的 JESD204 系統,從而加速開發過程。該 IP 的架構設計使得下游數位處理和其他應用邏輯能夠隔離於 JESD204 通訊協定的大多數性能和時序關鍵約束之外。該 IP 能夠幫助設計人員減少韌體開發時間並簡化 FPGA 的整合。
JESD204 快速設計 IP 無需權利金,用於 TI 高速資料轉換器。TI 將協助使用者配置初始連結,針對特定 FPGA 平台與 TI 資料轉換器 JMODE 之間的使用進行自訂。TI 將在 IP 測試完成並準備部署後,透過安全下載連結提供 IP。
JESD204 快速設計 IP 支援下列 (...)
DATACONVERTERPRO-SW — 高速資料轉換器 Pro GUI 安裝程式,v5.31
這款高速資料轉換器專業 GUI 是一款 PC(與 Windows® XP/7/10 相容)程式,旨在協助評估大多數 TI 高速資料轉換器 [類比轉數位轉換器 (ADC) 和數位轉類比轉換器 (DAC)] 和類比前端 (AFE) 平台。DATACONVERTERPRO-SW 旨在支援整個 TSW14xxx 系列資料擷取和模式產生卡,為時域和頻域中的資料轉換器分析提供強大且快速的解決方案,並支援單音、多音和調變訊號。此 GUI 也與 TI 模式產生 GUI 相容,可快速合成單音、多音和調變訊號。
使用者可以向 DATACONVERTERPRO-SW 提供自訂模式,以載入到 TI DAC。支援從 (...)
TIDEP0060 — 使用 DSP+ARM SoC 的最佳化雷達系統參考設計
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VQFN (RHB) | 32 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。