返回页首

产品详细信息

参数

DSP 1 C64x On-chip L2 cache/RAM 2048 KB Total on-chip memory (KB) 2112 DRAM DDR2, SDRAM Ethernet MAC 10/100/1000 Serial I/O McBSP, I2C, RapidIO I2C 1 Operating temperature range (C) 0 to 100, 0 to 95 Rating Catalog open-in-new 查找其它 C6000 浮点 DSP

特性

  • High-Performance Fixed-Point DSP (C6457)
    • 1.18-ns, 1-ns, and 0.83-ns Instruction Cycle Time/li>
    • 850-MHz, 1-GHz, and 1.2-GHz Clock Rate
    • Eight 32-Bit Instructions/Cycle
    • 8000 and 9600 MIPS/MMACS (16-Bits)
    • Case Temperature
      • Commercial:
        • 0°C to 100°C (850 MHz)
        • 0°C to 100°C (1 GHz)
        • 0°C to 95°C (1.2 GHz)
      • Extended:
        • -40°C to 100°C (1 GHz)
        • -40°C to 95°C (1.2 GHz)
  • TMS320C64x+™ DSP Core
    • Dedicated SPLOOP Instruction
    • Compact Instructions (16-Bit)
    • Instruction Set Enhancements
    • Exception Handling
  • TMS320C64x+ Megamodule L1/L2 Memory Architecture:
    • 256K-Bit (32K-Byte) L1P Program Cache [Direct Mapped]
    • 256K-Bit (32K-Byte) L1D Data Cache [2-Way Set-Associative]
    • 16M-Bit (2048K-Byte) L2 Unified Mapped Ram/Cache [Flexible Allocation]
      • Configurable up to 1MB of L2 Cache
    • 512K-Bit (64K-Byte) L3 ROM
    • Time Stamp Counter
  • Enhanced VCP2
    • Supports Over 694 7.95-Kbps AMR
    • Programmable Code Parameters
  • Two Enhanced Turbo Decoder Coprocessors (TCP2_A and TCP2_B)
    • Each TCP2 Supports up to Eight 2-Mbps 3GPP (6 Iterations)
    • Programmable Turbo Code and Decoding Parameters
  • Endianess: Little Endian, Big Endian
  • 64-Bit External Memory Interface (EMIFA)
    • Glueless Interface to Asynchronous Memories (SRAM, Flash, and EEPROM) and Synchronous Memories (SBSRAM, ZBT SRAM)
    • Supports Interface to Standard Sync Devices and Custom Logic (FPGA, CPLD, ASICs, etc.)
    • 32M-Byte Total Addressable External Memory Space
  • 32-Bit DDR2 Memory Controller (DDR2-667 SDRAM)
  • Four 1× Serial RapidIO® Links (or One 4×), v1.3 Compliant
    • 1.25-, 2.5-, 3.125-Gbps Link Rates
    • Message Passing, DirectIO Support, Error Mgmt Extensions, Congestion Control
    • IEEE 1149.6 Compliant I/Os
  • EDMA3 Controller (64 Independent Channels)
  • 32-/16-Bit Host-Port Interface (HPI)
  • Two 1.8-V McBSPs
  • 10/100/1000 Mb/s Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Supports SGMII, v1.8 Compliant
    • 8 Independent Transmit (TX) and 8 Independent Receive (RX) Channels
  • Two 64-Bit General-Purpose Timers
    • Configurable as Four 32-Bit Timers
    • Configurable in a Watchdog Timer Mode
  • UTOPIA
    • UTOPIA Level 2 Slave ATM Controller
    • 8-Bit Transmit and Receive Operations up to 50 MHz per Direction
    • User-Defined Cell Format up to 64 Bytes
  • One 1.8-V Inter-Integrated Circuit (I2C) Bus
  • 16 General-Purpose I/O (GPIO) Pins
  • System PLL and PLL Controller
  • DDR PLL, Dedicated to DDR2 Memory Controller
  • Advanced Event Triggering (AET) Compatible
  • Trace-Enabled Device
  • Supports IP Security
  • IEEE-1149.1 and IEEE-1149.6 (JTAG™) Boundary-Scan-Compatible
  • 688-Pin Ball Grid Array (BGA) Package (CMH or GMH Suffix), 0.8-mm Ball Pitch
  • 0.065-µm/7-Level Cu Metal Process (CMOS)
  • 3.3-V, 1.8-V, 1.1-V I/Os, 1.1-V and 1.2-V Internal

All trademarks are the property of their respective owners.

open-in-new 查找其它 C6000 浮点 DSP

描述

The TMS320C64x+™ DSPs (including the TMS320C6457 device) are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. The C6457 device is based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI), making these DSPs an excellent choice for applications including video and telecom infrastructure, imaging/medical, and wireless infrastructure (WI). The C64x+ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform.

Based on 65-nm process technology and with performance of up to 9600 million instructions per second (MIPS) [or 9600 16-bit MMACs per cycle] at a 1.2-GHz clock rate, the C6457 device offers cost-effective solutions to high-performance DSP programming challenges. The C6457 DSP possesses the operational flexibility of high-speed controllers and the numerical capability of array processors.

The C64x+ DSP core employs eight functional units, two register files, and two data paths. Like the earlier C6000 devices, two of these eight functional units are multipliers or .M units. Each C64x+ .M unit doubles the multiply throughput versus the C64x core by performing four 16-bit × 16-bit multiply-accumulates (MACs) every clock cycle. Thus, eight 16-bit × 16-bit MACs can be executed every cycle on the C64x+ core. At a 1.2-GHz clock rate, this means 9600 16-bit MMACs can occur every second. Moreover, each multiplier on the C64x+ core can compute one 32-bit × 32-bit MAC or four 8-bit × 8-bit MACs every clock cycle.

The C6457 device includes Serial RapidIO®. This high-bandwidth peripheral dramatically improves system performance and reduces system cost for applications that include multiple DSPs on a board, such as video and telecom infrastructures and medical/imaging.

The C6457 DSP integrates a large amount of on-chip memory organized as a two-level memory system. The level-1 (L1) program and data memories on the C6457 device are 32KB each. This memory can be configured as mapped RAM, cache, or some combination of the two. When configured as cache, L1 program (L1P) is a direct mapped cache whereas L1 data (L1D) is a two-way set associative cache. The level 2 (L2) memory is shared between program and data space and is 2048KB in size. L2 memory can also be configured as mapped RAM, cache, or some combination of the two. L2 is configurable up to 1MB of cache. The C64x+ Megamodule also has a 32-bit peripheral configuration (CFG) port, an internal DMA (IDMA) controller, a system component with reset/boot control, interrupt/exception control, a power-down control, and a free-running 32-bit timer for time stamp.

The peripheral set includes: an inter-integrated circuit bus module (I2C); two multichannel buffered serial ports (McBSPs); an 8-bit Universal Test and Operations PHY Interface for Asynchronous Transfer Mode (ATM) Slave [UTOPIA Slave] port; two 64-bit general-purpose timers (also configurable as four 32-bit timers); a user-configurable 16-bit or 32-bit host-port interface (HPI16/HPI32); a 16-pin general-purpose input/output port (GPIO) with programmable interrupt/event generation modes; an 10/100/1000 Ethernet media access controller (EMAC), which provides an efficient interface between the C6457 DSP core processor and the network; a management data input/output (MDIO) module (also part of the EMAC) that continuously polls all 32 MDIO addresses in order to enumerate all PHY devices in the system; a glueless external memory interface (64-bit EMIFA), which is capable of interfacing to synchronous and asynchronous peripherals; and a 32-bit DDR2 SDRAM interface.

The C6457 device has three high-performance embedded coprocessors [one enhanced Viterbi Decoder Coprocessor (VCP2) and two enhanced Turbo Decoder Coprocessors (TCP2_A and TCP2_B)] that significantly speed up channel-decoding operations on-chip. The VCP2 operating at CPU clock ÷ 3 can decode more than 694 7.95-Kbps adaptive multi-rate (AMR) [K = 9, R = 1/3] voice channels. The VCP2 supports constraint lengths K = 5, 6, 7, 8, and 9, rates R = 3/4, 1/2, 1/3, 1/4, and 1/5, and flexible polynomials, while generating hard decisions or soft decisions. Each TCP2 operating at CPU clock ÷ 3 can decode up to fifty 384-Kbps or eight 2-Mbps turbo encoded channels (assuming 6 iterations). The TCP2 implements the max*log-map algorithm and is designed to support all polynomials and rates required by Third-Generation Partnership Projects (3GPP and 3GPP2), with fully programmable frame length and turbo interleaver. Decoding parameters such as the number of iterations and stopping criteria are also programmable. Communications between the VCP2/TCP2s and the CPU are carried out through the EDMA3 controller.

The C6457 device has a complete set of development tools, which includes: a new C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows® debugger interface for visibility into source code execution.

open-in-new 查找其它 C6000 浮点 DSP
下载

No design support from TI available

This product does not have ongoing design support from TI for new projects, such as new content or software updates. If available, you will find relevant collateral, software and tools in the product folder. You can also search for archived information in the TI E2ETM support forums.

技术文档

= TI 精选相关文档
未找到结果。请清除搜索,并重试。 查看所有 33
类型 标题 下载最新的英文版本 发布
* 数据表 TMS320C6457 Fixed-Point Digital Signal Processor 数据表 2010年 7月 9日
* 勘误表 TMS320C6457 DSP Silicon Errata (Silicon Revisions 1.0, 1.1, 1.2) 2010年 1月 22日
用户指南 SYS/BIOS (TI-RTOS Kernel) User's Guide 2020年 6月 1日
应用手册 How to Migrate Old CCS 3.x Projects to the Latest CCS 2020年 2月 6日
应用手册 FFT 2019年 6月 11日
应用手册 TMS320TCI6484 and TMS320C6457 SERDES Implementation Guidelines 2019年 4月 30日
用户指南 SYS/BIOS (TI-RTOS Kernel) User's Guide 2018年 2月 7日
应用手册 Error Detection and Correction Mechanism of TMS320C64x+/C674x 2013年 7月 19日
用户指南 TMS320C6457 DSP EMAC / MDIO User's Guide 2012年 5月 2日
应用手册 Power Consumption Guide for the C66x 2011年 10月 6日
用户指南 TMS320C6457 DSP DDR2 Memory Controller User's Guide 2011年 6月 22日
用户指南 Bootloader User's Guide for the TMS320C645x/C647x 2011年 6月 3日
应用手册 TMS320C6457 Power Consumption Application Report 2011年 3月 25日
应用手册 Tuning VCP2 and TCP2 Bit Error Rate Performance Application Note 2011年 2月 11日
用户指南 TMS320C6457 DSP Serial RapidIO (SRIO) User's Guide 2011年 2月 3日
用户指南 TMS320C64x+ DSP Megamodule Reference Guide 2010年 8月 3日
用户指南 TMS320C6457 DSP External Memory Interface (EMIF) User's Guide 2010年 7月 30日
用户指南 TMS320C6457 DSP Host Port Interface (HPI) User's Guide 2010年 7月 30日
用户指南 TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide 2010年 7月 30日
用户指南 TMS320C6457 DSP Multichannel Buffered Serial Port (McBSP) Reference Guide 2010年 5月 18日
应用手册 TMS320C6457/TMS320TCI6484/TMS320TCI6487/88 DDR2 Implementation Guidelines 2010年 1月 28日
用户指南 TMS320C6457 DSP Viterbi-Decoder Coprocessor 2 Reference (VCP2) Guide 2009年 12月 8日
用户指南 TMS320C6457 DSP Inter-Integrated Circuit (I2C) Module User's Guide 2009年 10月 28日
应用手册 TMS320TCI6484 and TMS320C6457 DSPs Hardware Design Guide 2009年 10月 8日
用户指南 TMS320C6457 DSP 64-Bit Timer User’s Guide 2009年 3月 11日
用户指南 TMS320C6457 DSP Enhanced DMA Controller User's Guide 2009年 3月 11日
用户指南 TMS320C6457 DSP General-Purpose Input/Output User's Guide 2009年 3月 11日
用户指南 TMS320C6457 DSP Power/Sleep Controller User's Guide 2009年 3月 11日
用户指南 TMS320C6457 DSP Turbo-Decoder Coprocessor 2 Reference Guide 2009年 3月 11日
用户指南 TMS320C6457 DSP Universal Test&Operations PHY Interface for ATM 2 User's Guide 2009年 3月 11日
用户指南 TMS320C6457 DSP Software-Programmable Phase-Locked Loop Controller User's Guide 2008年 3月 11日
应用手册 TMS320C64x to TMS320C64x+ CPU Migration Guide 2005年 10月 20日
用户指南 High-Speed DSP Systems Design Reference Guide 2005年 5月 20日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
eInfochips 模块上系统和 EVM
由 eInfochips 提供
说明

eInfochips is a product engineering and design services company with over 20 years of experience, 500+ product developments, and over 40M deployments in 140 countries, across the world. The company has delivered turnkey technology solutions for many Fortune 500 companies, across multiple verticals (...)

软件开发

软件开发套件 (SDK) 下载
用于 C66x、C647x、C645x 处理器的 SYS/BIOS 和 Linux 多核软件开发套件 (MCSDK)
BIOSLINUXMCSDK 我们的多核软件开发套件 (MCSDK) 提供高度优化的平台专用基础驱动程序包,可在 TI C64x+™ 和 C66x 多核器件(包括 TMS320C667x、TMS320C647x 及 TMS320C645x 处理器)上进行开发。MCSDK 使开发人员能够对评估平台的硬件和软件功能进行评估,以快速开发多核应用。

 

MCSDK 可使应用在一个平台上使用 SYS/BIOS 和/或 Linux。独立的内核可作为控制面板指定至操作 Linux 应用,其他内核可同时指定高性能信号处理操作。此异构配置可提供灵活性,可供软件开发人员在 TI 的多核 DSP 上实施全套解决方案。

其它信息: 

TI 多核处理器概述 

BIOS 论坛

Linux 论坛

特性

BIOS 多核软件开发套件 (MCSDK)

可提供一种软件开发环境,使用 SYS/BIOS 6.0 API 在多核 DSP 上实施严苛、实时的信号处理应用。BIOS 多核软件开发套件 (MCSDK) 提供可用的 I/O 和内核通信驱动器。

  • 分组加速器/千兆以太网
  • 安全加速器(供货有限)
  • 网络开发套件
  • 串行 RapidIO(r)
  • PCIe
  • TSIP
  • 多核导航器
  • 超链接


请参阅数据手册,以获取专用外设的硬件支持。

 

Linux 多核软件开发套件 (MCSDK)

可提供一种软件开发环境,使用高级 Linux 2.6.3x API,以供开发和重复利用开放源码、基于社区的软件包来实施管理和控制功能。Linux MCSDK 还提供可用的 I/O 和可对内核(运行 SYS/BIOS 或 Linux )进行通信和控制的内核驱动器。

  • 分组加速器/千兆以太网
  • 安全加速器(供货有限)
  • 串行 RapidIO
  • PCIe
  • 多核导航器
  • 超链接

请参阅数据手册,以获取专用外设的硬件支持。

立即注册 多核软件开发套件 (MCSDK) 在线培训

软件开发套件 (SDK) 下载
医疗成像软件工具套件 (STK)
S2MEDDUS 用于医疗诊断超声波系统的 TI 嵌入式处理器软件工具套件 (STK-MED) 是针对 TI C64x+ 构架进行优化的多种超声波算法的集合。这些算法展示了超声波处理功能如何利用 C64x+ 构架来实现高性能和低功耗。该 STK-MED 的目标是通过提供优化的常用处理块实施来加快客户开发医疗诊断超声波系统的速度。您可以轻松扩展或修改包含在 STK-MED 中的源码,以便开发定制的差异化模块。

用于医疗成像的 TMS320C6455 DSP 入门套件 (DSK-MI) 是使用 STK-MED 进行评估和开发的理想平台。该 DSK-MI 是低成本开发平台,旨在加快基于 TI TMS320C64x+™ DSP 系列的医疗成像的开发速度。该 DSK-MI 现采用业界性能最高的运行速度高达 1.2GHz 的单核 DSP。

评估版本的 STK-MED 专为开发人员提供 90 天免费评估 STK-MED 的机会。该版本包括目标形式的软件模块和少部分源码形式的模块。

特性

该 STK-MED 包含针对医疗诊断超声波系统中常见的处理块优化的 C64x+ DSP 软件。该 STK-MED 包含每个软件模块的详细算法描述、API 文档、基准和测试台。

软件和测试台可在 CCS 设备仿真器或目标设备上运行。(用于医疗成像的 C6455 DSK 是建议在通过 STK-MED 进行开发时使用的平台。)

该 STK-MED 包括以下模块:
  • 针对 1D 彩色血流、2D 彩色血流、壁滤波器和功耗评估器的多普勒功能优化的内核实施
  • 针对射频解调和抽取优化的内核实施
  • 针对延迟求和 (DAS) 接收波束优化的内核实施
  • 针对 DM6437、C6455、DM6446 和 OMAP3530 SoC 的 C64x+ DSP 内核上的扫描转换优化的系统实施
  • 优化的数学实用程序
这些模块以源代码(完整生产版)或源代码与对象代码(评估版)的组合的形式提供。下表汇总了每个软件模块的提供形式。(请参见表格布局的附加文件)
DUSSTKC64XPLUSP DUSSTKC64XPLUST90(评估) 
壁滤波器 来源 来源
延迟求和 (DAS) 接收波束 来源 来源
扫描转换 来源 对象
1D 彩色血流 来源 对象 
2D 彩色血流 来源 对象 
功耗评估器 来源 对象 
射频解调和抽取 来源 对象 
优化的数学实用程序 来源 对象 

用于 STK-MED 的数学实用程序

该 STK-MED 包括功能模块中常用的实用程序数学函数的多个高精确和低复杂性实施。数学实用程序包括测试台和性能评测。提供的函数包括:
  • 四象限反正切函数
  • 复杂幅度函数
  • 除法函数
调试探测 下载
Spectrum Digital XDS200 USB 仿真器
TMDSEMU200-U Spectrum Digital XDS200 是最新 XDS200 系列 TI 处理器调试探针(仿真器)的首个模型。XDS200 系列拥有超低成本 XDS100 与高性能 XDS560v2 之间的低成本与高性能的完美平衡。此外,对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器,所有 XDS 调试探针均支持内核和系统跟踪。

Spectrum Digital XDS200 通过 TI 20 引脚连接器(带有适合 TI 14 引脚、TI 10 引脚和 ARM 20 引脚的多个适配器)连接到目标板,而通过 USB2.0 高速连接 (480Mbps) 连接到主机 PC。要在主机 PC 上运行,还需要 Code Composer Studio™ IDE 许可证。

(...)

295
特性

XDS200 是最新的 JTAG 系列 TI 处理器调试探针(仿真器)。XDS200 旨在提供良好的性能和最常见的功能,定位于低成本 XDS100 和高性能 XDS560v2 之间,是用于调试 TI 微控制器、处理器和无线器件的均衡型解决方案。

XDS200 适合取代老化的 XDS510 系列 JTAG 调试器,其具有更高的 JTAG 数据吞吐量、增加了对 ARM 串行线调试模式的支持并降低了成本。

XDS200 的所有型号均顺应在现代 TI 开发板上减小空间的趋势,为此提供标准的 TI 20 引脚连接器作为与目标之间的主要 JTAG 连接。此外,所有型号都提供针对 TI 和 ARM 标准 JTAG 接头的模块化目标配置适配器(提供的适配器因型号而异)。

XDS200 支持传统的 IEEE1149.1 (JTAG)、IEEE1149.7 (cJTAG) 以及 ARM 的串行线调试 (SWD) 和串行线输出 (SWO),运行时的接口电平为 +1.5V 到 4.1V。

与传统 JTAG 相比,IEEE1149.7 或紧凑 JTAG (cJTAG) 有巨大的进步;因为它仅需使用两个引脚即可支持所有功能,可用于某些指定的 TI 无线连接微控制器中。

串行线调试 (SWD) 作为一种调试模式,也使用两个引脚,并且与 JTAG 相比能够以更高的时钟速率传输数据。串行线输出 (SWO) 多增加了一个引脚,此引脚允许对指定的 Cortex M4 微控制器执行简单的跟踪操作。

所有 XDS200 型号均支持通过 USB2.0 高速连接 (480Mbps) 连接到主机,某些型号还支持以太网 10/100Mbps。此外,某些型号支持对目标板进行功耗监控。

(...)

调试探测 下载
Blackhawk XDS560v2 系统跟踪 USB 仿真器
TMDSEMU560V2STM-U XDS560v2 System Trace 是 XDS560v2 系列高性能 TI 处理器调试探针(仿真器)的第一种型号。XDS560v2 是 XDS 系列调试探针中性能最高的一款,同时支持传统 JTAG 标准 (IEEE1149.1) 和 cJTAG (IEEE1149.7)。

XDS560v2 System Trace 在其巨大的外部存储器缓冲区中加入了系统引脚跟踪。这种外部存储器缓冲区适用于指定的 TI 器件,通过捕获相关器件级信息,获得准确的总线性能活动和吞吐量,并对内核和外设进行电源管理。此外,对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器,所有 XDS 调试探针均支持内核和系统跟踪。

Blackhawk XDS560v2 System Trace 通过 MIPI HSPT 60 引脚连接器(带有适合 TI 14 引脚、TI 20 引脚和 ARM 20 (...)

995
特性

XDS560v2 是 XDS560 系列高性能 TI 处理器调试探针(仿真器)的最新型号。XDS560v2 具有整个系列中最快的速度和最多的功能,对于 TI 微控制器、处理器和无线连接微控制器的调试来说,它是最全面的解决方案。

XDS560v2 是 XDS560 调试探针系列中最先提供系统跟踪 (STM) 功能的一款,这种类型的跟踪可以通过捕获系统事件(例如处理内核的状态、内部总线和外设)来监控整个设备。大多数 XDS560v2 模型还提供系统引脚跟踪模式,在这种模式中,系统跟踪数据被送到 XDS560v2 内的外部存储器缓冲区 (128MB),因此能够捕获大量系统事件。系统引脚跟踪数据连接需要通过额外的接线连接 JTAG 连接器。

在 XDS560 调试探针系列中,XDS560v2 PRO TRACE 是提供内核引脚跟踪功能(指令和数据)的第二代产品,这种跟踪可以捕获内核执行的所有指令并将其发送到 XDS560v2 PRO TRACE 内的外部存储器缓冲区 (1GB)。内核引脚跟踪并不干扰系统的实时行为,而且可以捕获更多的指令。内核引脚跟踪数据连接需要通过额外的接线连接 JTAG 连接器。

为了支持所有类型的引脚跟踪(指令和系统),XDS560v2 的所有型号都提供标准的 60 引脚 MIPI HSPT 连接器作为与目标之间的主要 JTAG 连接。此外,所有型号都提供针对 TI 和 ARM 标准 JTAG 连接器的模块化目标适配器(提供的适配器因型号而异)。

XDS560v2 支持传统的 IEEE1149.1 (JTAG) 仿真和 IEEE1149.7 (cJTAG),运行时的 JTAG 接口电平为 1.2V 至 +4.1V。

与传统 JTAG 相比,紧凑 JTAG (cJTAG) 有巨大的进步;因为它仅需使用两个引脚即可支持所有功能,可用于某些指定的 TI 无线连接微控制器中。

所有 XDS560v2 (...)

调试探测 下载
Spectrum Digital XDS560v2 系统跟踪 USB 和以太网
TMDSEMU560V2STM-UE XDS560v2 System Trace 是 XDS560v2 系列高性能 TI 处理器调试探针(仿真器)的第一种型号。XDS560v2 是 XDS 系列调试探针中性能最高的一款,同时支持传统 JTAG 标准 (IEEE1149.1) 和 cJTAG (IEEE1149.7)。

XDS560v2 System Trace 在其巨大的外部存储器缓冲区中加入了系统引脚跟踪。这种外部存储器缓冲区适用于指定的 TI 器件,通过捕获相关器件级信息,获得准确的总线性能活动和吞吐量,并对内核和外设进行电源管理。此外,对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器,所有 XDS 调试探针均支持内核和系统跟踪。

Spectrum Digital XDS560v2 System Trace 通过 MIPI HSPT 60 引脚连接器(适合 TI 14 引脚、TI 20 引脚、ARM 20 引脚和 TI 60 (...)

1495
特性

XDS560v2 是 XDS560 系列高性能 TI 处理器调试探针(仿真器)的最新型号。XDS560v2 具有整个系列中最快的速度和最多的功能,对于 TI 微控制器、处理器和无线连接微控制器的调试来说,它是最全面的解决方案。

XDS560v2 是 XDS560 调试探针系列中最先提供系统跟踪 (STM) 功能的一款,这种类型的跟踪可以通过捕获系统事件(例如处理内核的状态、内部总线和外设)来监控整个设备。大多数 XDS560v2 模型还提供系统引脚跟踪模式,在这种模式中,系统跟踪数据被送到 XDS560v2 内的外部存储器缓冲区 (128MB),因此能够捕获大量系统事件。系统引脚跟踪数据连接需要通过额外的接线连接 JTAG 连接器。

在 XDS560 调试探针系列中,XDS560v2 PRO TRACE 是提供内核引脚跟踪功能(指令和数据)的第二代产品,这种跟踪可以捕获内核执行的所有指令并将其发送到 XDS560v2 PRO TRACE 内的外部存储器缓冲区 (1GB)。内核引脚跟踪并不干扰系统的实时行为,而且可以捕获更多的指令。内核引脚跟踪数据连接需要通过额外的接线连接 JTAG 连接器。

为了支持所有类型的引脚跟踪(指令和系统),XDS560v2 的所有型号都提供标准的 60 引脚 MIPI HSPT 连接器作为与目标之间的主要 JTAG 连接。此外,所有型号都提供针对 TI 和 ARM 标准 JTAG 连接器的模块化目标适配器(提供的适配器因型号而异)。

XDS560v2 支持传统的 IEEE1149.1 (JTAG) 仿真和 IEEE1149.7 (cJTAG),运行时的 JTAG 接口电平为 1.2V 至 +4.1V。

与传统 JTAG 相比,紧凑 JTAG (cJTAG) 有巨大的进步;因为它仅需使用两个引脚即可支持所有功能,可用于某些指定的 TI 无线连接微控制器中。

所有 XDS560v2 (...)

驱动程序和库 下载
C62x/C64x 快速运行时支持 (RTS) 库
SPRC122 C62x/64x FastRTS Library 是优化型浮点函数库,适用于使用 TMS320C62x 或 TMS320C64x 器件的 C 语言编程器。这些例程通常用于计算密集型实时应用,在这些应用中,提高执行速度至关重要。通过将当前的浮点库 (RTS) 函数替换为 FastRTS Library,可以在不重写现有代码的情况下大大加快执行速度。

该版本还包括 FastRTS Library 中可用函数子集的 C 语言实施。C 代码可让用户内联这些函数并获得更高性能。

特性

单精度和双精度数学函数 单精度和双精度转换函数
浮点加法 将浮点值转换为 32 位带符号整数值
将 32 位带符号整数值转换为浮点值
浮点减法 将浮点值转换为 40 位带符号长整数值
将 40 位带符号长整数值转换为浮点值
浮点乘法 将浮点值转换为 32 位无符号整数值
将 32 位无符号整数值转换为浮点值
浮点倒数 将浮点值转换为 40 位无符号长整数值
将 40 位无符号长整数值转换为浮点值
浮点减法 将双精度浮点值转换为单精度浮点值
将单精度浮点值转换为双精度浮点值
驱动程序和库 下载
TMS320C6000 图像库 (IMGLIB)
SPRC264 C5000/6000 Image Processing Library (IMGLIB) is an optimized image/video processing function library for C programmers. It includes C-callable general-purpose image/video processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特性

Image Analysis

  • Image boundry and perimeter
  • Morphological operation
  • Edge detection
  • Image Histogram
  • Image thresholding

Image filtering and format conversion

  • Color space conversion
  • Image convolution
  • Image correlation
  • Error diffusion
  • Median filtering
  • Pixel expansion

Image compression and decompression

  • Forward and (...)
驱动程序和库 下载
TMS320C6000 DSP 库 (DSPLIB)
SPRC265 TMS320C6000 Digital Signal Processor Library (DSPLIB) is a platform-optimized DSP function library for C programmers. It includes C-callable, general-purpose signal-processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特性

Optimized DSP routines including functions for:

  • Adaptive filtering
  • Correlation
  • FFT
  • Filtering and convolution: FIR, biquad, IIR, convolution
  • Math: Dot products, max value, min value, etc.
  • Matrix operations
驱动程序和库 下载
C64x+ IQMath 库 - 虚拟浮点引擎
SPRC542 — Texas Instruments TMS320C64x+ IQmath Library is collection of highly optimized and high precision mathematical Function Library for C/C++ programmers to seamlessly port the floating-point algorithm into fixed point code on TMS320C64x+ devices. These routines are typically used in computationally (...)
驱动程序和库 下载
用于 C6457 的芯片支持库
SPRC924 此版本的 TMS320C6457 CSL 包含适用于 C6457 模块的外设编程(功能和寄存器级)API。该 API 集提供了可供更高软件层使用的外设抽象。
驱动程序和库 下载
IDE、配置、编译器和调试器 下载
C6000 代码生成工具 - 编译器
C6000-CGT — TI C6000 C/C++ 编译器和汇编语言工具支持开发适用于 TI C6000 数字信号处理器平台的应用,包括 C66x 多核处理器、C674x 和 C64x+ 单核数字信号处理器。
特性
  • 在 v8.3.0 和更高版本的 C6000 代码生成工具中提供:
    • 支持 C++14 标准 ISO/IEC 14882:2014(不再支持 C++03)
  • 在 v8.2.0 和更高版本的 C6000 代码生成工具中提供:
    • 将浮点值转换为无符号字符或短整型字符时,不再生成 RTS 库调用
    • 提高了 OpenCL-C 矢量类型的性能
  • 在 v8.1.0 和更高版本的 C6000 代码生成工具中提供:
    • 编译 OpenCL-C 内核时,缩短了编译时间,减小了内存使用量

TI 编译器支持

TI 拥有一个快速响应的活跃 E2E™ 社区,该社区为 TI 编译器提供了支持。
软件编解码器 下载
编解码器 - 视频和语音 - 基于 C64x+ 的器件(OMAP35x、C645x、C647x、DM646、DM644x 和 DM643x)
C64XPLUSCODECS TI 编解码器免费提供,附带生产许可且现在可供下载。全部经过生产测试,可轻松地集成到音频、视频和语音应用中 单击“获取软件”按钮(上方),以获取经过测试的最新编解码器版本。该页面及每个安装程序中都包含有数据表和发布说明。

 

其它信息:

特性

为获得最佳的设计效果,请查找针对您平台进行优化的编解码器。如果找不到,请单击“获取软件”按钮(上方)查找针对 TI C64x+ 内核器件(例如:OMAP35x、TMS320C645x、TMS320C647x、TMS320DM646x、TMS320DM644x 和 TMS320DM643x 系列的大多数器件)进行优化的编解码器。

 

C64x+ 编解码器提供:

  • LINUX 和 WINDOWS 安装程序
  • XDC 封装且在编解码器基于引擎的测试中经标准 EVM 验证
  • 所有编解码器都兼容 eXpressDSP™,并实施 XDM 1.x 的一个接口
  • 每个编解码器数据表都指定了性能数据
软件编解码器 下载
自适应数字技术 DSP VOIP、语音和音频编解码器
由 Adaptive Digital Technologies, Inc. 提供 — Adaptive Digital 是音质增强算法的开发公司,提供可与 TI DSP 配合使用的一流声学回声消除软件。Adaptive Digital 在算法开发、实施、优化和配置调优方面具有丰富的经验。他们提供适用于语音技术、音质软件、回声消除、会议软件、语音压缩算法的解决方案和即用型解决方案。

如需了解有关 Adaptive Digital 的更多信息,请访问 https://www.adaptivedigital.com
软件编解码器 下载
CouthIT DSP VoIP、语音和音频编解码器
由 Couth Infotech Pvt. Ltd. 提供 — 自 1999 年以来,CouthIT 一直帮助客户将其理念转换成强大可靠的实时软件解决方案。CouthIT 许可在 VoIP 以及语音和音频编解码器领域内使用预先构建且高度优化的专用软件模块,并为多媒体应用提供软件优化和定制服务。我们的目标客户是寻求 DSP 平台(包括 TI C5000™ DSP)上嵌入式软件模块支持的 OEM 和 ODM。

(...)
软件编解码器 下载
Vocal Technologies DSP VoIP 编解码器
由 VOCAL Technologies, Ltd. 提供 — 经过 25 年以上的组装和 C 代码开发,VOCAL 的模块化软件套件可用于各种各样的 TI DSP 产品。产品具体包括 ATA、VoIP 服务器和网关、基于 HPNA 的 IPBX、视频监控、语音和视频会议、语音和数据射频器件、RoIP 网关、政务安全器件、合法拦截软件、医疗设备、嵌入式调制解调器、T.38 传真和 FoIP。

如需了解有关 Vocal Technologies 的更多信息,请访问 https://www.vocal.com

设计工具和仿真

仿真模型 下载
SPRM360A.ZIP (524 KB) - IBIS Model
仿真模型 下载
SPRM381.ZIP (17 KB) - BSDL Model

CAD/CAE 符号

封装 引脚 下载
(CMH) 688 了解详情

订购与质量

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持