OMAPL137 是一款基于ARM926EJ-S 和C674x DSP 内核的低功率应用处理器它的功耗大大低于DSP 的 TMS320C6000 平台上的其它产品。
OMAPL137 使原设备生产商(OEM) 和原设计厂商(ODM) 能够快速将特有强健操作系统支持、丰富的用户 接口、和在完全集成混合处理器解决方案的最大灵活性内范围内具有高处理性能的器件推向市场。
OMAPL137 的双核架构提供了DSP 和精简指令集计算机(RISC) 技术优势,这些技术包含高性能 TMS320C674x DSP 内核和一个ARM926EJ-S 内核。
ARM926EJ-S 是32 位RISC 处理器内核,可执行32 位或16 位指令和处理32 位、16 位或8 位数据。该 内核采用流水线结构,因此处理器和存储器系统的所有部件能够连续运作。
ARM 内核具有一个协处理器15 (CP15)、保护模块、和具有表格后援缓冲器的数据和程序内存管理单元 (MMU)。它具有分离的16k 字节指令高速缓存和16k 字节数据高速缓存。这两种高速缓存均与虚拟索引虚 拟标签(VIVT) 四路关联。另外,ARM 内核还具有一个8kB RAM (矢量表) 和64kB ROM。
OMAPL137 DSP 内核使用1 个两级基于闪存的架构。1级程序高速缓存(L1P) 是32kB 直接映射高速缓 存,而1 级数据高速缓存(L1D) 则为32kB 两路组相关高速缓存。2 级程序高速缓存(L2P) 包含一个 256KB 的内存空间,为程序空间和数据空间所共用。L2 内存可被配置为映射内存、高速缓存或这两者的组 合。虽然DSP L2 可由ARM 或系统中的其他主机进行存取,但另外还提供了供其他主机使用的128kB RAM 共享内存,而不会影响DSP 的性能。
外设集包括:1 具有管理数据输入/输出(MDIO) 模块的10/100 Mb/s 以太网MAC (EMAC);2 个内部集成电 路(I2C) 接口;3 个分别具有16/12/4 个串行器和FIFO 缓冲器的多通道音频串口(McASP);2 个分别可进 行配置的64 位通用定时器(其中1 个可被配置为安全装置);1 个可配置的16 位主机端口接口(HPI);高 达8 通道的具有可编程中断/时间生成模式的16 引脚通用输入/输出(GPIO),与其它外设复用;3 个UART 接口(其中一个具有RTS 和CTS);3 个32 位增强型捕捉(eCAP) 模块外设,此外设可被配置为3 个捕 捉输入或者3 个辅助脉宽调制器(APWM) 输出;2 个32 位增强型正交脉冲(eQEP) 外设;和2 个外部存储 器接口;1 个用于速度较慢内存或者外设的异步和SDRAM 外部存储器接口(EMIFA),和1 个用于SDRAM 的较快速内存接口(EMIFB)。
以太网介质访问控制器(EMAC) 在OMAP-L137 和网络之间提供了1 个高效端口。EMAC 支持10Base-T 和100Base-TX,即半双工或全双工模式中的10M 比特/秒(Mbps) 和100Mbps。此外,还为PHY 配置提 供了一个管理数据输入/输出(MDIO) 接口。
HPI,I2C,SPI,USB1.1 和USB2.0 端口使得器件可以很容易地控制外设器件和/或者与主机处理器间的通 信。
丰富的外设集提供了控制外围设备以及与外部处理器进行通信的能力。如需了解每种外设的详细信息,请查 阅本文件后面的有关章节以及相关联的外设参考指南。
此器件有一个用于包括此ARM 和DSP 的完整开发集。这个开发集包括C 编译器,1 个用于简化编程和时 序安排的DSP 汇编优化器,和1 个Windows® 调试器接口,此接口用于源代码执行的可视性。
OMAPL137 是一款基于ARM926EJ-S 和C674x DSP 内核的低功率应用处理器它的功耗大大低于DSP 的 TMS320C6000 平台上的其它产品。
OMAPL137 使原设备生产商(OEM) 和原设计厂商(ODM) 能够快速将特有强健操作系统支持、丰富的用户 接口、和在完全集成混合处理器解决方案的最大灵活性内范围内具有高处理性能的器件推向市场。
OMAPL137 的双核架构提供了DSP 和精简指令集计算机(RISC) 技术优势,这些技术包含高性能 TMS320C674x DSP 内核和一个ARM926EJ-S 内核。
ARM926EJ-S 是32 位RISC 处理器内核,可执行32 位或16 位指令和处理32 位、16 位或8 位数据。该 内核采用流水线结构,因此处理器和存储器系统的所有部件能够连续运作。
ARM 内核具有一个协处理器15 (CP15)、保护模块、和具有表格后援缓冲器的数据和程序内存管理单元 (MMU)。它具有分离的16k 字节指令高速缓存和16k 字节数据高速缓存。这两种高速缓存均与虚拟索引虚 拟标签(VIVT) 四路关联。另外,ARM 内核还具有一个8kB RAM (矢量表) 和64kB ROM。
OMAPL137 DSP 内核使用1 个两级基于闪存的架构。1级程序高速缓存(L1P) 是32kB 直接映射高速缓 存,而1 级数据高速缓存(L1D) 则为32kB 两路组相关高速缓存。2 级程序高速缓存(L2P) 包含一个 256KB 的内存空间,为程序空间和数据空间所共用。L2 内存可被配置为映射内存、高速缓存或这两者的组 合。虽然DSP L2 可由ARM 或系统中的其他主机进行存取,但另外还提供了供其他主机使用的128kB RAM 共享内存,而不会影响DSP 的性能。
外设集包括:1 具有管理数据输入/输出(MDIO) 模块的10/100 Mb/s 以太网MAC (EMAC);2 个内部集成电 路(I2C) 接口;3 个分别具有16/12/4 个串行器和FIFO 缓冲器的多通道音频串口(McASP);2 个分别可进 行配置的64 位通用定时器(其中1 个可被配置为安全装置);1 个可配置的16 位主机端口接口(HPI);高 达8 通道的具有可编程中断/时间生成模式的16 引脚通用输入/输出(GPIO),与其它外设复用;3 个UART 接口(其中一个具有RTS 和CTS);3 个32 位增强型捕捉(eCAP) 模块外设,此外设可被配置为3 个捕 捉输入或者3 个辅助脉宽调制器(APWM) 输出;2 个32 位增强型正交脉冲(eQEP) 外设;和2 个外部存储 器接口;1 个用于速度较慢内存或者外设的异步和SDRAM 外部存储器接口(EMIFA),和1 个用于SDRAM 的较快速内存接口(EMIFB)。
以太网介质访问控制器(EMAC) 在OMAP-L137 和网络之间提供了1 个高效端口。EMAC 支持10Base-T 和100Base-TX,即半双工或全双工模式中的10M 比特/秒(Mbps) 和100Mbps。此外,还为PHY 配置提 供了一个管理数据输入/输出(MDIO) 接口。
HPI,I2C,SPI,USB1.1 和USB2.0 端口使得器件可以很容易地控制外设器件和/或者与主机处理器间的通 信。
丰富的外设集提供了控制外围设备以及与外部处理器进行通信的能力。如需了解每种外设的详细信息,请查 阅本文件后面的有关章节以及相关联的外设参考指南。
此器件有一个用于包括此ARM 和DSP 的完整开发集。这个开发集包括C 编译器,1 个用于简化编程和时 序安排的DSP 汇编优化器,和1 个Windows® 调试器接口,此接口用于源代码执行的可视性。