OMAPL137-HT

Name: OMAPL137-HT
Brand: TI
SKU: OMAPL137-HT
Price: 400 USD

正在供货

高温低功耗 C674x 浮点 DSP + Arm 处理器 - 高达 456MHz

立即订购

数据表

勘误表

document-pdfAcrobat
OMAP-L137 C6000 DSP+ARM Processor Errata (Silicon Revs 3.0, 2.1, 2.0, 1.1 & 1.0) (Rev. I) (英文)

OMAPL137-HT

正在供货

数据表

立即订购

产品详情

Product type

Processors

Die or wafer type

Known Good Die

Rating

High Temp

Operating temperature range (°C)

-55 to 175

Product type

Processors

Die or wafer type

Known Good Die

Rating

High Temp

Operating temperature range (°C)

-55 to 175

DIESALE (KGD)

—

HLQFP (PTP)

176

676 mm² 26 x 26

重点内容
- 双核片载系统 (SoC)
  - 300MHz ARM926EJ-S 精简指令集 (RISC) MPU
  - 300MHz C674x™ 超长指令字 (VLIW) 数字信号处理器 (DSP)
- TMS320C674x 定点/浮点 VLIW DSP 内核
- 增强型直接内存访问控制器 3 (EDMA3)
- 128k 字节 RAM 共享内存
- 2 个外部存储器接口
- 2 个外部存储器接口模块
- LCD 控制器
- 2 个串行外设接口 (SPI)
- 多媒体卡 (MMC)/安全数码卡 (SD)
- 2 个主/从内部集成电路
- 1 个主机端口接口 (HPI)
- 具有集成型物理层 (PHY) (USB1) 的 USB 1.1 开放式主机控制器接口（OHCI）（主机）
应用范围
- 工业诊断工具
- 测试和测量
- 军用声纳/雷达
- 医疗测量
- 专业音频
- 潜孔钻井业
软件支持
- 德州仪器 (TI) 数字信号处理器 (DSP)/BIOS
- 芯片支持库和 DSP 库
ARM926EJ-S 核心
- 32 位和 16 位 (Thumb®) 指令
- DSP 指令扩展
- 单周期媒介访问层 (MAC)
- ARM Jazelle 技术
- 嵌入式 ICE-RT 用于实时调试
ARM9 内存架构
C674x 指令集特性
- 此 C67x+ 和 C64x+ ISA 拓展集。
- 高达 3648/2736 C674x 每秒百万条指令 (MIPS)/每秒百万个浮点运算 (MFLOPS)
- 可寻址字节（8/16/32/64 位数据）
- 8 位溢出保护
- 位域提取、设定、清空
- 正常化，饱和，位计数
- 紧凑 16 位指令
C674x 2 级高速缓存存储器架构
- 32K 字节 L1P 程序 RAM/高速缓存
- 32K 字节 L1D 数据 RAM/高速缓存
- 256K 字节 L2 统一映射 RAM/闪存
- 灵活 RAM/高速缓存分区（L1 和 L2）
- 1024KB L2 ROM
增强型直接内存访问控制器 3 (EDMA3)：
- 2 个传输控制器
- 32 个独立 DMA 通道
- 8 个快速 DMA 通道
- 可编程传输突发尺寸
TMS320C674x™ 定点/浮点 VLIW DSP 内核
- 支持非对齐的载入-存回架构
- 64 个通用寄存器（32 位）
- 6 个算术逻辑单元 (ALU)（32/64位）功能单位
  - 支持 32 位整数，SP（IEEE 单精度 / 32 位）和DP（IEEE 双精度 / 64 位）浮点
  - 每时钟支持高达 4 个 SP 加法，每 2 个时钟支持 4 个 DP 加法
  - 每周期支持多达 2 个浮点（SP 或者 DP）近似倒数或者平方根运算
- 2 个乘法功能单元
  - 混合精度 IEEE 浮点乘法支持高达：
    - 2 SP x SP -> SP 每时钟
    - 2 SP x SP -> DP 每 2 个时钟
    - 2 SP x DP -> DP 每 3 个时钟
    - 2 DP x DP -> DP 每 4 个时钟
  - 定点乘法每时钟支持 2 个 32 x 32 位乘法，4个16 x 16 位乘法，或者 8 个 8 x 8 位乘法，和复杂乘法
- 指令压缩减少代码尺寸
- 所有指令所需条件
- 模块环路
  运行的硬件支持
- 受保护模式运行
- 对于错误检测和程序重定向的额外支持
128k 字节 RAM 共享内存
3.3V LVCMOS IO（除了 USB 接口）
2 个外部存储器接口：
- 扩展内存接口 A (EMIFA)
  - NOR（8/16 位宽数据）
  - NAND（8/16 位宽数据）
  - 具有 128MB 地址空间的 16 位 SDRAM
- 扩展内存接口 B (EMIFB)
  - 具有 256MB 地址空间的 32 位或者 16 位 SDRAM
3 个可配置 16550 字节 UART 模块：
- 具有调制解调器 (Modem) 控制信号的 UART0
- 只在 UART0 上有自动流量控制信号 (CTS，RTS)
- 16 字节先进先出 (FIFO)
- 16x 或者 13x 过度采样选项
LCD 控制器
2 个分别具有 1 个芯片选择的串行外设接口 (SPI)
具有安全数据 I/O (SDIO) 的 MMC/SD 接口
2 个主/从内部集成电路 (I²C Bus™)
一个具有针对高带宽的 16 位宽多路复用地址/数据总线的主机端口接口 (HPI)
可编程实时单元子系统 (PRUSS)
- 2 个独立可编程实时单元 (PRU) 内核
  - 32 位载入/存回 RISC 架构
  - 每内核 4K 字节指令 RAM
  - 每核心 512 字节数据 RAM
  - 为了省电，可通过软件将 PRU 子系统 (PRUSS) 关闭
- 标准电源管理机制
  - 时钟选通
  - 在一个单一 PSC 时钟选通域下的完整子系统
- 专用中断控制器
- 专用开关中心源
具有集成型 PHY (USB1) 的 USB 1.1 OHCI （主机）
具有集成型 PHY (USB0) 的USB 2.0 如影随形 (OTG) ：
- USB 2.0 高速/全速客户端
- USB 2.0 高速/全速/低速主机
- 端点 0 （控制）
- 端点 1，2，3，4（控制，中断，或者 ISOC）Rx 和 Tx
3 个多通道音频串行端口：
- 6 个时钟区域和 28 个串行数据引脚
- 支持时分复用 (TDM)，I2S，和相似格式
- 支持动态互联网技术 (DIT)(McASP2)
- 用于发送和接收的 FIFO 缓冲器
10/100 Mb/s 以太网 MAC (EMAC)：
- 符合 IEEE 802.3 标准（只支持 3.3V I/O）
- 精简的介质无关接口 (RMII) 介质无关接口
- 管理数据 I/O (MDIO) 模块
具有 32kHz 振荡器及分离电源轨的实时时钟
温度超过 125°C 时晶体振荡器无效。建议使用外部振荡器。
1 个 64 位通用定时器（可配置为 2 个 32 位定时器）
1 个 64 位通用定时器/安全装置定时器（可配置为 2 个 32 位定时器）
3 个增强型脉宽调制器 (eHRPWM)：
- 含周期和频率控制的专用 16 位时基计数器
- 6 个单边，6 个双边对称或者 3 个双边不对称输出
- 死区生成
- 高频载波的 PWM 斩波
- 可编程控制故障区输入
3 个 32 位增强型捕捉模块 (eCAP)：
- 可配置为 3 个捕捉输入或者 3 个辅助脉宽调制器 (APWM) 输出
- 高达 4 个事件时间戳的单脉冲捕捉
2 个 32 位增强型正交编码器脉冲模块 (eQEP)
176 个引脚 PowerPAD^TM 塑料四方扁平封装（PTP 后缀），0.5mm 引脚中心距
高温 (175°C) 应用
德州仪器 (TI) 的高温产品使用高度优化且设计和工艺提升的硅芯片解决方案以大大提高扩展温度范围内的性能。所有器件在最大额定温度上可连续运行 1000 小时。
社区资源
- TI E2E 社区
- TI 嵌入式处理器维客

重点内容
- 双核片载系统 (SoC)
  - 300MHz ARM926EJ-S 精简指令集 (RISC) MPU
  - 300MHz C674x™ 超长指令字 (VLIW) 数字信号处理器 (DSP)
- TMS320C674x 定点/浮点 VLIW DSP 内核
- 增强型直接内存访问控制器 3 (EDMA3)
- 128k 字节 RAM 共享内存
- 2 个外部存储器接口
- 2 个外部存储器接口模块
- LCD 控制器
- 2 个串行外设接口 (SPI)
- 多媒体卡 (MMC)/安全数码卡 (SD)
- 2 个主/从内部集成电路
- 1 个主机端口接口 (HPI)
- 具有集成型物理层 (PHY) (USB1) 的 USB 1.1 开放式主机控制器接口（OHCI）（主机）
应用范围
- 工业诊断工具
- 测试和测量
- 军用声纳/雷达
- 医疗测量
- 专业音频
- 潜孔钻井业
软件支持
- 德州仪器 (TI) 数字信号处理器 (DSP)/BIOS
- 芯片支持库和 DSP 库
ARM926EJ-S 核心
- 32 位和 16 位 (Thumb®) 指令
- DSP 指令扩展
- 单周期媒介访问层 (MAC)
- ARM Jazelle 技术
- 嵌入式 ICE-RT 用于实时调试
ARM9 内存架构
C674x 指令集特性
- 此 C67x+ 和 C64x+ ISA 拓展集。
- 高达 3648/2736 C674x 每秒百万条指令 (MIPS)/每秒百万个浮点运算 (MFLOPS)
- 可寻址字节（8/16/32/64 位数据）
- 8 位溢出保护
- 位域提取、设定、清空
- 正常化，饱和，位计数
- 紧凑 16 位指令
C674x 2 级高速缓存存储器架构
- 32K 字节 L1P 程序 RAM/高速缓存
- 32K 字节 L1D 数据 RAM/高速缓存
- 256K 字节 L2 统一映射 RAM/闪存
- 灵活 RAM/高速缓存分区（L1 和 L2）
- 1024KB L2 ROM
增强型直接内存访问控制器 3 (EDMA3)：
- 2 个传输控制器
- 32 个独立 DMA 通道
- 8 个快速 DMA 通道
- 可编程传输突发尺寸
TMS320C674x™ 定点/浮点 VLIW DSP 内核
- 支持非对齐的载入-存回架构
- 64 个通用寄存器（32 位）
- 6 个算术逻辑单元 (ALU)（32/64位）功能单位
  - 支持 32 位整数，SP（IEEE 单精度 / 32 位）和DP（IEEE 双精度 / 64 位）浮点
  - 每时钟支持高达 4 个 SP 加法，每 2 个时钟支持 4 个 DP 加法
  - 每周期支持多达 2 个浮点（SP 或者 DP）近似倒数或者平方根运算
- 2 个乘法功能单元
  - 混合精度 IEEE 浮点乘法支持高达：
    - 2 SP x SP -> SP 每时钟
    - 2 SP x SP -> DP 每 2 个时钟
    - 2 SP x DP -> DP 每 3 个时钟
    - 2 DP x DP -> DP 每 4 个时钟
  - 定点乘法每时钟支持 2 个 32 x 32 位乘法，4个16 x 16 位乘法，或者 8 个 8 x 8 位乘法，和复杂乘法
- 指令压缩减少代码尺寸
- 所有指令所需条件
- 模块环路
  运行的硬件支持
- 受保护模式运行
- 对于错误检测和程序重定向的额外支持
128k 字节 RAM 共享内存
3.3V LVCMOS IO（除了 USB 接口）
2 个外部存储器接口：
- 扩展内存接口 A (EMIFA)
  - NOR（8/16 位宽数据）
  - NAND（8/16 位宽数据）
  - 具有 128MB 地址空间的 16 位 SDRAM
- 扩展内存接口 B (EMIFB)
  - 具有 256MB 地址空间的 32 位或者 16 位 SDRAM
3 个可配置 16550 字节 UART 模块：
- 具有调制解调器 (Modem) 控制信号的 UART0
- 只在 UART0 上有自动流量控制信号 (CTS，RTS)
- 16 字节先进先出 (FIFO)
- 16x 或者 13x 过度采样选项
LCD 控制器
2 个分别具有 1 个芯片选择的串行外设接口 (SPI)
具有安全数据 I/O (SDIO) 的 MMC/SD 接口
2 个主/从内部集成电路 (I²C Bus™)
一个具有针对高带宽的 16 位宽多路复用地址/数据总线的主机端口接口 (HPI)
可编程实时单元子系统 (PRUSS)
- 2 个独立可编程实时单元 (PRU) 内核
  - 32 位载入/存回 RISC 架构
  - 每内核 4K 字节指令 RAM
  - 每核心 512 字节数据 RAM
  - 为了省电，可通过软件将 PRU 子系统 (PRUSS) 关闭
- 标准电源管理机制
  - 时钟选通
  - 在一个单一 PSC 时钟选通域下的完整子系统
- 专用中断控制器
- 专用开关中心源
具有集成型 PHY (USB1) 的 USB 1.1 OHCI （主机）
具有集成型 PHY (USB0) 的USB 2.0 如影随形 (OTG) ：
- USB 2.0 高速/全速客户端
- USB 2.0 高速/全速/低速主机
- 端点 0 （控制）
- 端点 1，2，3，4（控制，中断，或者 ISOC）Rx 和 Tx
3 个多通道音频串行端口：
- 6 个时钟区域和 28 个串行数据引脚
- 支持时分复用 (TDM)，I2S，和相似格式
- 支持动态互联网技术 (DIT)(McASP2)
- 用于发送和接收的 FIFO 缓冲器
10/100 Mb/s 以太网 MAC (EMAC)：
- 符合 IEEE 802.3 标准（只支持 3.3V I/O）
- 精简的介质无关接口 (RMII) 介质无关接口
- 管理数据 I/O (MDIO) 模块
具有 32kHz 振荡器及分离电源轨的实时时钟
温度超过 125°C 时晶体振荡器无效。建议使用外部振荡器。
1 个 64 位通用定时器（可配置为 2 个 32 位定时器）
1 个 64 位通用定时器/安全装置定时器（可配置为 2 个 32 位定时器）
3 个增强型脉宽调制器 (eHRPWM)：
- 含周期和频率控制的专用 16 位时基计数器
- 6 个单边，6 个双边对称或者 3 个双边不对称输出
- 死区生成
- 高频载波的 PWM 斩波
- 可编程控制故障区输入
3 个 32 位增强型捕捉模块 (eCAP)：
- 可配置为 3 个捕捉输入或者 3 个辅助脉宽调制器 (APWM) 输出
- 高达 4 个事件时间戳的单脉冲捕捉
2 个 32 位增强型正交编码器脉冲模块 (eQEP)
176 个引脚 PowerPAD^TM 塑料四方扁平封装（PTP 后缀），0.5mm 引脚中心距
高温 (175°C) 应用
德州仪器 (TI) 的高温产品使用高度优化且设计和工艺提升的硅芯片解决方案以大大提高扩展温度范围内的性能。所有器件在最大额定温度上可连续运行 1000 小时。
社区资源
- TI E2E 社区
- TI 嵌入式处理器维客

OMAPL137 是一款基于ARM926EJ-S 和C674x DSP 内核的低功率应用处理器它的功耗大大低于DSP 的 TMS320C6000 平台上的其它产品。

OMAPL137 使原设备生产商(OEM) 和原设计厂商(ODM) 能够快速将特有强健操作系统支持、丰富的用户接口、和在完全集成混合处理器解决方案的最大灵活性内范围内具有高处理性能的器件推向市场。

OMAPL137 的双核架构提供了DSP 和精简指令集计算机(RISC) 技术优势，这些技术包含高性能 TMS320C674x DSP 内核和一个ARM926EJ-S 内核。

ARM926EJ-S 是32 位RISC 处理器内核，可执行32 位或16 位指令和处理32 位、16 位或8 位数据。该内核采用流水线结构，因此处理器和存储器系统的所有部件能够连续运作。

ARM 内核具有一个协处理器15 (CP15)、保护模块、和具有表格后援缓冲器的数据和程序内存管理单元 (MMU)。它具有分离的16k 字节指令高速缓存和16k 字节数据高速缓存。这两种高速缓存均与虚拟索引虚拟标签(VIVT) 四路关联。另外，ARM 内核还具有一个8kB RAM （矢量表）和64kB ROM。

OMAPL137 DSP 内核使用1 个两级基于闪存的架构。1级程序高速缓存(L1P) 是32kB 直接映射高速缓存，而1 级数据高速缓存(L1D) 则为32kB 两路组相关高速缓存。2 级程序高速缓存(L2P) 包含一个 256KB 的内存空间，为程序空间和数据空间所共用。L2 内存可被配置为映射内存、高速缓存或这两者的组合。虽然DSP L2 可由ARM 或系统中的其他主机进行存取，但另外还提供了供其他主机使用的128kB RAM 共享内存，而不会影响DSP 的性能。

外设集包括：1 具有管理数据输入/输出(MDIO) 模块的10/100 Mb/s 以太网MAC (EMAC)；2 个内部集成电路(I2C) 接口；3 个分别具有16/12/4 个串行器和FIFO 缓冲器的多通道音频串口(McASP)；2 个分别可进行配置的64 位通用定时器（其中1 个可被配置为安全装置）；1 个可配置的16 位主机端口接口(HPI)；高达8 通道的具有可编程中断/时间生成模式的16 引脚通用输入/输出(GPIO)，与其它外设复用；3 个UART 接口（其中一个具有RTS 和CTS）；3 个32 位增强型捕捉(eCAP) 模块外设，此外设可被配置为3 个捕捉输入或者3 个辅助脉宽调制器(APWM) 输出；2 个32 位增强型正交脉冲(eQEP) 外设；和2 个外部存储器接口；1 个用于速度较慢内存或者外设的异步和SDRAM 外部存储器接口(EMIFA)，和1 个用于SDRAM 的较快速内存接口(EMIFB)。

以太网介质访问控制器(EMAC) 在OMAP-L137 和网络之间提供了1 个高效端口。EMAC 支持10Base-T 和100Base-TX，即半双工或全双工模式中的10M 比特/秒(Mbps) 和100Mbps。此外，还为PHY 配置提供了一个管理数据输入/输出(MDIO) 接口。

HPI，I2C，SPI，USB1.1 和USB2.0 端口使得器件可以很容易地控制外设器件和/或者与主机处理器间的通信。

丰富的外设集提供了控制外围设备以及与外部处理器进行通信的能力。如需了解每种外设的详细信息，请查阅本文件后面的有关章节以及相关联的外设参考指南。

此器件有一个用于包括此ARM 和DSP 的完整开发集。这个开发集包括C 编译器，1 个用于简化编程和时序安排的DSP 汇编优化器，和1 个Windows® 调试器接口，此接口用于源代码执行的可视性。