返回页首

产品详细信息

参数

Arm CPU 1 Arm9 Arm MHz (Max.) 297 DSP 1 C64x Operating systems DSP/BIOS, Integrity, Linux, Neutrino, PrOS, Windows Embedded CE Video port (configurable) 1 Dedicated Output On-chip L2 cache/RAM 64 KB (DSP) DRAM DDR2 Ethernet MAC 10/100 USB 1 SPI 1 I2C 1 UART (SCI) 3 Rating Catalog Approx. price (US$) 27.42 | 1ku open-in-new 查找其它 媒体和音频处理器

封装|引脚|尺寸

NFBGA (ZWT) 361 256 mm² 16 x 16 open-in-new 查找其它 媒体和音频处理器

特性

  • Get started today with production-ready, easy-to-use audio and video codecs for digital media processors based on DaVinci™ technology. Also available are various O/S Board Support Packages and software updates. All codecs are available for FREE evaluation. REQUEST FREE SOFTWARE!
  • High-Performance Digital Media SoC
    • 594-MHz C64x+™ Clock Rate
    • 297-MHz ARM926EJ-S™ Clock Rate
    • Eight 32-Bit C64x+ Instructions/Cycle
    • 4752 C64x+ MIPS
    • Fully Software-Compatible With C64x /ARM9™
  • Advanced Very-Long-Instruction-Word (VLIW) TMS320C64x+™ DSP Core
    • Eight Highly Independent Functional Units
      • Six ALUs (32-/40-Bit), Each Supports Single 32-Bit, Dual 16-Bit, or Quad 8-Bit Arithmetic per Clock Cycle
      • Two Multipliers Support Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock Cycle or Eight 8 x 8-Bit Multiplies (16-Bit Results) per Clock Cycle
    • Load-Store Architecture With Non-Aligned Support
    • 64 32-Bit General-Purpose Registers
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
    • Additional C64x+™ Enhancements
      • Protected Mode Operation
      • Exceptions Support for Error Detection and Program Redirection
      • Hardware Support for Modulo Loop Operation
  • C64x+ Instruction Set Features
    • Byte-Addressable (8-/16-/32-/64-Bit Data)
    • 8-Bit Overflow Protection
    • Bit-Field Extract, Set, Clear
    • Normalization, Saturation, Bit-Counting
    • Compact 16-Bit Instructions
    • Additional Instructions to Support Complex Multiplies
  • C64x+ L1/L2 Memory Architecture
    • 32K-Byte L1P Program RAM/Cache (Direct Mapped)
    • 80K-Byte L1D Data RAM/Cache (2-Way Set-Associative)
    • 64K-Byte L2 Unified Mapped RAM/Cache (Flexible RAM/Cache Allocation)
  • ARM926EJ-S (MPU) Core
    • Support for 32-Bit and 16-Bit (Thumb® Mode) Instruction Sets
    • DSP Instruction Extensions and Single Cycle MAC
    • ARM® Jazelle® Technology
    • EmbeddedICE-RT™ Logic for Real-Time Debug
  • ARM9 Memory Architecture
    • 16K-Byte Instruction Cache
    • 8K-Byte Data Cache
    • 16K-Byte RAM
    • 16K-Byte ROM
  • Emulation Trace Buffer™ (ETB11™) With 4-KB Memory for ARM9 Debug
  • Endianness: Little Endian for ARM and DSP
  • Video Processing Subsystem
    • Resize Engine Provides:
      • Resize Images From 1/4x to 4x
      • Separate Horizontal and Vertical Control
    • Back End Provides:
      • Hardware On-Screen Display (OSD)
      • 4 - 54 MHz DACs for a Combination of
        • Composite NTSC/PAL Video
        • Luma/Chroma Separate Video (S-video)
        • Component (YPbPr or RGB) Video (Progressive)
      • Digital Output
        • 8-/16-Bit YUV or up to 24-Bit RGB
        • HD Resolution
        • Up to 2 Video Windows
  • External Memory Interfaces (EMIFs)
    • 32-Bit DDR2 SDRAM Memory Controller With 256M-Byte Address Space (1.8V I/O)
    • Asynchronous16-Bit-Wide EMIF (EMIFA) With 128M-Byte Address Reach
      • Flash Memory Interfaces
        • NOR (8-/16-Bit-Wide Data)
        • NAND (8-/16-Bit-Wide Data)
  • Flash Card Interfaces
    • Multimedia Card (MMC)/Secure Digital (SD) with Secure Data I/O (SDIO)
    • CompactFlash Controller With True IDE Mode
    • SmartMedia
  • Enhanced Direct-Memory-Access (EDMA3) Controller (64 Independent Channels)
  • Two 64-Bit General-Purpose Timers (Each Configurable as Two 32-Bit Timers)
  • One 64-Bit Watch Dog Timer
  • Three UARTs (One with RTS and CTS Flow Control)
  • One Serial Port Interface (SPI) with Two Chip-Selects
  • Master/Slave Inter-Integrated Circuit (I2C Bus™)
  • Audio Serial Port (ASP)
    • I2S
    • AC97 Audio Codec Interface
    • Standard Voice Codec Interface (AIC12)
  • 10/100 Mb/s Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Media Independent Interface (MII)
  • VLYNQ™ Interface (FPGA Interface)
  • Host-Port Interface (HPI) with 16-Bit Multiplexed Address/Data
  • USB Port With Integrated 2.0 PHY
    • USB 2.0 High-/Full-Speed (480 Mbps) Client
    • USB 2.0 High-/Full-/Low-Speed Host (Mini-Host, Supporting One External Device)
  • Three Pulse Width Modulator (PWM) Outputs
  • On-Chip ARM ROM Bootloader (RBL) to Boot From NAND Flash or UART
  • ATA/ATAPI I/F (ATA/ATAPI-6 Specification)
  • Individual Power-Saving Modes for ARM/DSP
  • Flexible PLL Clock Generators
  • IEEE-1149.1 (JTAG) Boundary-Scan-Compatible
  • Up to 71 General-Purpose I/O (GPIO) Pins (Multiplexed With Other Device Functions)
  • 361-Pin Pb-Free BGA Package (ZWT Suffix), 0.8-mm Ball Pitch
  • 0.09-µm/6-Level Cu Metal Process (CMOS)
  • 3.3-V and 1.8-V I/O, 1.2-V Internal
  • Applications:
    • Digital Media
    • Networked Media Encode/Decode
    • Video Imaging

All trademarks are the property of their respective owners.

open-in-new 查找其它 媒体和音频处理器

描述

The TMS320DM6443 (also referenced as DM6443) leverages TI's Davinci™ technology to meet the networked media encode and decode application processing needs of next-generation embedded devices.

The DM6443 enables OEMs and ODMs to quickly bring to market devices featuring robust operating systems support, rich user interfaces, high processing performance, and long battery life through the maximum flexibility of a fully integrated mixed processor solution.

The dual-core architecture of the DM6443 provides benefits of both DSP and Reduced Instruction Set Computer (RISC) technologies, incorporating a high-performance TMS320C64x+™ DSP core and an ARM926EJ-S MPU core.

The ARM926EJ-S is a 32-bit RISC processor core that performs 32-bit or 16-bit instructions and processes 32-bit, 16-bit, or 8-bit data. The core uses pipelining so that all parts of the processor and memory system can operate continuously.

The ARM core incorporates:

  • A coprocessor 15 (CP15) and protection module
  • Data and program Memory Management Units (MMUs) with table look-aside buffers.
  • Separate 16K-byte instruction and 8K-byte data caches. Both are four-way associative with virtual index virtual tag (VIVT).

The TMS320C64x+™ DSPs are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. It is based on an enhanced version of the second-generation high-performance, advanced very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI), making these DSP cores an excellent choice for digital media applications. The C64x is a code-compatible member of the C6000™ DSP platform. The TMS320C64x+ DSP is an enhancement of the C64x+ DSP with added functionality and an expanded instruction set.

Any reference to the C64x DSP or C64x CPU also applies, unless otherwise noted, to the C64x+ DSP and C64x+ CPU, respectively.

With performance of up to 4752 million instructions per second (MIPS) at a clock rate of 594 MHz, the C64x+ core offers solutions to high-performance DSP programming challenges. The DSP core possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. The C64x+ DSP core processor has 64 general-purpose registers of 32-bit word length and eight highly independent functional units&151;two multipliers for a 32-bit result and six arithmetic logic units (ALUs). The eight functional units include instructions to accelerate the performance in video and imaging applications. The DSP core can produce four 16-bit multiply-accumulates (MACs) per cycle for a total of 2376 million MACs per second (MMACS), or eight 8-bit MACs per cycle for a total of 4752 MMACS. For more details on the C64x+ DSP, see the TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (literature number SPRU732).

The DM6443 also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals similar to the other C6000 DSP platform devices. The DM6443 core uses a two-level cache-based architecture. The Level 1 program cache (L1P) is a 256K-bit direct mapped cache and the Level 1 data cache (L1D) is a 640K-bit 2-way set-associative cache. The Level 2 memory/cache (L2) consists of an 512K-bit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two.

The peripheral set includes: 1 configurable video port; a 10/100 Mb/s Ethernet MAC (EMAC) with a Management Data Input/Output (MDIO) module; an inter-integrated circuit (I2C) Bus interface; one audio serial port (ASP); 2 64-bit general-purpose timers each configurable as 2 independent 32-bit timers; 1 64-bit watchdog timer; up to 71-pins of general-purpose input/output (GPIO) with programmable interrupt/event generation modes, multiplexed with other peripherals; 3 UARTs with hardware handshaking support on 1 UART; 3 pulse width modulator (PWM) peripherals; and 2 external memory interfaces: an asynchronous external memory interface (EMIFA) for slower memories/peripherals, and a higher speed synchronous memory interface for DDR2.

The DM6443 includes a Video Processing Sub-System (VPSS) that has a configurable Resizer and Video Processing Back-End (VPBE) output used for display.

The Resizer accepts image data for separate horizontal and vertical resizing from 1/4x to 4x in increments of 256/N, where N is between 64 and 1024.

The Video Processing Back-End (VPBE) is comprised of an On-Screen Display Engine (OSD) and a Video Encoder (VENC). The OSD engine is capable of handling 2 separate video windows and 2 separate OSD windows. Other configurations include 2 video windows, 1 OSD window, and 1 attribute window allowing up to 8 levels of alpha blending. The VENC provides four analog DACs that run at 54 MHz, providing a means for composite NTSC/PAL video, S-Video, and/or Component video output. The VENC also provides up to 24 bits of digital output to interface to RGB888 devices. The digital output is capable of 8/16-bit BT.656 output and/or CCIR.601 with separate horizontal and vertical syncs.

The Ethernet Media Access Controller (EMAC) provides an efficient interface between the DM644X MPU core processor and the network. The DM6443 EMAC support both 10Base-T and 100Base-TX, or 10 Mbits/second (Mbps) and 100 Mbps in either half- or full-duplex mode, with hardware flow control and quality of service (QOS) support.

The Management Data Input/Output (MDIO) module continuously polls all 32 MDIO addresses in order to enumerate all PHY devices in the system. Once a PHY candidate has been selected by the MPU, the DIO module transparently monitors its link state by reading the PHY status register. Link change events are stored in the MDIO module and can optionally interrupt the MPU, allowing the MPU to poll the link status of the device without continuously performing costly MDIO accesses.

The HPI, I2C, SPI, USB2.0, and VLYNQ ports allow DM6443 to easily control peripheral devices and/or communicate with host processors. The DM6443 also provides multimedia card support, MMC/SD, with SDIO support.

The rich peripheral set provides the ability to control external peripheral devices and communicate with external processors. For details on each of the peripherals, see the related sections later in this document and the associated peripheral reference guides.

The DM6443 has a complete set of development tools for both the ARM and DSP. These include C compilers, a DSP assembly optimizer to simplify programming and scheduling, and a Windows™ debugger interface for visibility into source code

open-in-new 查找其它 媒体和音频处理器
下载

Limited design support from TI available

This product has limited design support from TI for existing projects. If available, you will find relevant collateral, software and tools in the product folder. For existing designs using this product, you can request support in the TI E2ETM support forums, but limited support is available for this product.

技术文档

= 特色
未找到结果。请清除搜索,并重试。 查看所有 78
类型 标题 下载最新的英文版本 发布
* 数据表 TMS320DM6443 Digital Media System-on-Chip 数据表 2010年 8月 30日
* 勘误表 TMS320DM6443 Digital Media SoC Silicon Errata (Silicon Revs 2.1, 1.3, 1.2, 1.1) 2010年 8月 12日
应用手册 构建小型嵌入式Linux 内核示例 (Rev. A) 下载英文版本 (Rev.A) 2013年 7月 30日
应用手册 USB 2.0 板载设计及布线指南 (Rev. A) 下载最新的英文版本 (Rev.H) 2013年 7月 26日
用户指南 TMS320C6000 Assembly Language Tools v 7.3 User's Guide 2012年 8月 21日
用户指南 TMS320C6000 Optimizing Compiler v 7.3 User's Guide 2012年 8月 21日
用户指南 Emulation and Trace Headers Technical Reference Manual 2012年 8月 9日
应用手册 Power Consumption Guide for the C66x 2011年 10月 6日
用户指南 TMS320DM644x DMSoC 64-bit Timer User's Guide 2011年 8月 1日
用户指南 TMS320C6000 Programmer's Guide 2011年 7月 11日
白皮书 Middleware/Firmware design challenges due to dynamic raw NAND market 2011年 5月 19日
用户指南 TMS320DM644x DMSoC Inter-Integrated Circuit (I2C) Peripheral User's Guide 2011年 3月 25日
用户指南 TMS320DM644x DMSoC Video Processing Back End (VPBE) User's Guide 2011年 1月 27日
用户指南 TMS320DM644x DMSoC DDR2 Memory Controller User's Guide 2011年 1月 12日
用户指南 TMS320DM644x DMSoC EMAC/MDIO Module User's Guide 2010年 12月 23日
用户指南 TMS320DM644x DMSoC Video Processing Front End (VPFE) User's Guide 2010年 8月 25日
用户指南 TMS320DM644x DMSoC General-Purpose Input/Output (GPIO) User's Guide 2010年 8月 19日
应用手册 TMS320DM6446/3 Power Consumption Summary 2010年 8月 16日
用户指南 TMS320DM644x DMSoC Pulse-Width Modulator (PWM) User's Guide 2010年 8月 6日
用户指南 TMS320C64x+ DSP Megamodule Reference Guide 2010年 8月 3日
用户指南 TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide 2010年 7月 30日
用户指南 TMS320DM644x DMSoC ARM Subsystem Reference Guide 2010年 7月 21日
应用手册 TMS320C6472 Serial RapidIO Implementation Guidelines 2010年 7月 20日
用户指南 TMS320DM644x DMSoC Univesal Serial Bus (USB) Controller User's Guide 2010年 6月 2日
用户指南 TMS320C6000 Assembly Language Tools v 7.0 User's Guide 2010年 3月 18日
用户指南 TMS320C6000 Optimizing Compiler v 7.0 User's Guide 2010年 3月 18日
应用手册 TMS320DM64xx USB Compliance Checklist 2010年 3月 10日
应用手册 Booting and Flashing via the DaVinci TMS320DM644x Serial Interface 2009年 9月 10日
应用手册 LSP 2.00 DaVinci Linux Drivers 2009年 7月 8日
用户指南 TMS320DM644x DMSoC Asynchronous External Memory Interface User's Guide 2009年 2月 24日
用户指南 TMS320DM644x DMSoC Host Port Interface (HPI) User's Guide 2009年 2月 22日
用户指南 TMS320C64x+ DSP Cache User's Guide 2009年 2月 11日
应用手册 Booting DaVinci EVM from NAND Flash 2008年 12月 15日
应用手册 5 VIN solution using DCDC Controllers, a LDO, and a Digitally Prog. Sequencer 2008年 11月 24日
应用手册 EDMA v2.0 to EDMA v3.0 (EDMA3) Migration Guide 2008年 8月 21日
更多文献资料 达芬奇技术概述手册 (Rev. B) 下载英文版本 (Rev.B) 2008年 8月 12日
应用手册 Understanding the Davinci Preview Engine 2008年 7月 23日
应用手册 Understanding TI’s PCB Routing Rule-Based DDR Timing Specification 2008年 7月 17日
应用手册 Understanding the Davinci Resizer 2008年 7月 17日
应用手册 Implementing DDR2 PCB Layout on the DM644x DMSoC 2008年 6月 16日
用户指南 TMS320DM644x DMSoC Multimedia Card (MMC)/Secure Digital (SD) Card Controller UG 2008年 5月 27日
用户指南 TMS320C6000 Assembly Language Tools v 6.1 User's Guide 2008年 5月 15日
用户指南 TMS320C6000 Optimizing Compiler v 6.1 User's Guide 2008年 5月 15日
用户指南 TMS320C64x+ DSP Image/Video Processing Library (v2.0) Programmer's Reference 2008年 5月 5日
应用手册 TMS320DM644x Thermal Considerations 2008年 4月 23日
应用手册 TMS320DM6441 Power Consumption Summary Application Report 2008年 4月 8日
用户指南 TMS320DM644x DMSoC Universal Asynchronous Receiver/Transmitter (UART) UG 2008年 4月 8日
用户指南 TMS320C64x+ DSP Little-Endian Library Programmer's Reference 2008年 3月 6日
用户指南 TMS320DM644x DMSoC Enhanced Direct Memory Access (EDMA) Controller User's Guide 2008年 2月 25日
用户指南 TMS320DM644x DMSoC VLYNQ Port User's Guide 2007年 9月 20日
用户指南 TMS320DM644x DMSoC Audio Serial Port (ASP) User's Guide 2007年 9月 17日
应用手册 Running Demo via ddd on the DVEVM 2007年 7月 30日
应用手册 Using Static IP Between Linux Host and the DVEVM 2007年 7月 30日
应用手册 CF Support on the DVEVM 2007年 7月 25日
应用手册 Host USB Support on the DVEVM 2007年 7月 20日
应用手册 Decode Demo for the DaVinci DVEVM/DVSDK 1.2 2007年 6月 27日
应用手册 Digital Video Using DaVinci SoC 2007年 6月 27日
应用手册 Encode Demo for the DaVinci DVEVM/DVSDK 1.2 2007年 6月 27日
应用手册 EncodeDecode Demo for the DaVinci DVEVM/DVSDK 1.2 2007年 6月 27日
用户指南 TMS320DM644x DMSoC Peripherals Overview Reference Guide 2007年 4月 18日
更多文献资料 TMS320C6000 DSP TCP/IP Stack Software 2007年 4月 4日
用户指南 TMS320DM644x DVEVM Windows CE v5.0 BSP Codec Engine Binary User’s Guide 2007年 3月 23日
用户指南 TMS320DM644x DVEVM Windows CE v5.0 BSP Codec Engine User’s Guide 2007年 3月 23日
更多文献资料 DaVinci Technology - Digital Video Innovation Product Bulletin 2007年 2月 13日
更多文献资料 Overview of DaVinci™ TMS320DM644x Digital Media Portfolio 2007年 2月 13日
用户指南 TMS320DM644x DMSoC Serial Peripheral Interface (SPI) User's Guide 2007年 2月 7日
应用手册 mona 2006年 12月 21日
更多文献资料 Ingenient Portable Media Player 2006年 11月 14日
更多文献资料 Universal IP Player Solution from ATEME 2006年 11月 2日
应用手册 DaVinci System Benchmarking 2006年 9月 28日
更多文献资料 DaVinci Benchmarks Product Bulletin 2006年 9月 12日
应用手册 TMS320TCI648x Bootloader 2006年 7月 6日
用户指南 TMS320C64x+ DSP Big-Endian Library Programmer's Reference 2006年 3月 10日
用户指南 TMS320C64x+ Image/Video Processing Library Programmer's Reference 2006年 3月 10日
应用手册 EDMA v3.0 (EDMA3) Migration Guide for TMS320DM644x DMSoC 2005年 12月 3日
用户指南 TMS320DM644x DMSoC ATA Controller User's Guide 2005年 12月 3日
用户指南 TMS320DM644x DMSoC DSP Subsystem Reference Guide 2005年 12月 3日
应用手册 TMS320C64x to TMS320C64x+ CPU Migration Guide 2005年 10月 20日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

软件开发

软件开发套件 (SDK) 下载
Linux 数字视频软件开发套件 (DVSDK) v2x/v3x - 达芬奇数字媒体处理器
LINUXDVSDK-DV 2010 年 10 月生效 - Linux DVSDK v4 已发布。对于上面未列出的 DaVinci™ 器件,请在 TI.com 上搜索您的器件型号;此产品页面将提供指向您当前 DVSDK 的链接。

借助 Linux™ 数字视频软件开发套件 (DVSDK),DaVinci 系统集成人员能快速开发可在 DaVinci 系列不同器件间轻松移植的 Linux (...)

特性

所有版本的 Linux DaVinci 数字视频软件开发套件 (DVSDK) 都包含所有必需的软件组件和工具,便于在采用 DaVinci 技术的器件上开发多媒体应用。 

 

DVSDK v3.10 - DM355 和 DM6467T (1GHz) – 生产
Linux DaVinci DVSDK v3.10 包含所有必需的软件组件和工具,便于在上述器件上开发多媒体应用。

  • DM6467T 编解码器服务器 - H.264 HP 解码、H.264 BP 编码、MPEG-2 MP 解码、AAC LC 编码/解码、G.711 编码/解码、TI 编解码器引擎等。
  • DM355 编解码器 – MPEG4 SP 编码/解码、JPEG 编码/解码
  • Linux 内核端口 - Linux 内核端口配备最新版本的 Linux 内核 (2.6.32),具有用于片上和 EVM 外设的驱动程序支持。如果开发人员需要有关某器件 Linux 驱动程序的更多技术信息,请转至 DVSDK 下载页面,并参考特定 LSP 的驱动程序数据表。
  • Linux 文件系统 - Arago 文件系统提供的 Linux 根文件系统支持初始应用开发和执行 DVSDK 演示。通过修改 Arago OpenEmbedded 方法,开发人员可根据自己的应用自定义文件系统。
  • Code (...)
应用软件和框架 下载
多媒体框架产品 (MFP) - 编解码器引擎,框架组件和 xDAIS
TMDMFP Multimedia Framework Products (MFP)

A major advantage of programmable DSPs over fixed-function devices is their ability to accelerate multiple multimedia functions in a single device. TI multimedia framework products are designed to enable users to easily share a DSP between algorithms by handling (...)

特性
Multimedia Framework Products (MFP) - Codec Engine and xDAIS Framework Components

Codec Engine - Codec Engine is a codec execution framework that automates the invocation and instantiation of eXpressDSP-compliant codecs and algorithms. Codec Engine can execute in ARM-only, ARM-DSP, or DSP-only (...)

调试探测 下载
自适应时钟 JTAG 仿真适配器
TMDSADP TMDSADP1420 适配器 – 可将带有 14 引脚本机连接器的 TI 和第三方 XDS510 和 XDS560 类仿真器连接到带有紧凑型 (CTI) 20 引脚接头的 TMDXEVM6446 或客户电路板上。该适配器可改善信号完整性、转换电压,并可以选择提供自适应时钟。

TMDSADP1414 – 可将 TI 和第三方 XDS510 和 XDS560 类 14 引脚仿真器连接到带有 (...)

调试探测 下载
Spectrum Digital XDS200 USB 仿真器
TMDSEMU200-U Spectrum Digital XDS200 是最新 XDS200 系列 TI 处理器调试探针(仿真器)的首个模型。XDS200 系列拥有超低成本 XDS100 与高性能 XDS560v2 之间的低成本与高性能的完美平衡。此外,对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器,所有 XDS 调试探针均支持内核和系统跟踪。

Spectrum Digital XDS200 通过 TI 20 引脚连接器(带有适合 TI 14 引脚、TI 10 引脚和 ARM 20 引脚的多个适配器)连接到目标板,而通过 USB2.0 高速连接 (480Mbps) 连接到主机 PC。要在主机 PC 上运行,还需要 Code Composer Studio™ IDE 许可证。

(...)

$295.00
特性

XDS200 是最新的 JTAG 系列 TI 处理器调试探针(仿真器)。XDS200 旨在提供良好的性能和最常见的功能,定位于低成本 XDS100 和高性能 XDS560v2 之间,是用于调试 TI 微控制器、处理器和无线器件的均衡型解决方案。

XDS200 适合取代老化的 XDS510 系列 JTAG 调试器,其具有更高的 JTAG 数据吞吐量、增加了对 ARM 串行线调试模式的支持并降低了成本。

XDS200 的所有型号均顺应在现代 TI 开发板上减小空间的趋势,为此提供标准的 TI 20 引脚连接器作为与目标之间的主要 JTAG 连接。此外,所有型号都提供针对 TI 和 ARM 标准 JTAG 接头的模块化目标配置适配器(提供的适配器因型号而异)。

XDS200 支持传统的 IEEE1149.1 (JTAG)、IEEE1149.7 (cJTAG) 以及 ARM 的串行线调试 (SWD) 和串行线输出 (SWO),运行时的接口电平为 +1.5V 到 4.1V。

与传统 JTAG 相比,IEEE1149.7 或紧凑 JTAG (cJTAG) 有巨大的进步;因为它仅需使用两个引脚即可支持所有功能,可用于某些指定的 TI 无线连接微控制器中。

串行线调试 (SWD) 作为一种调试模式,也使用两个引脚,并且与 JTAG 相比能够以更高的时钟速率传输数据。串行线输出 (SWO) 多增加了一个引脚,此引脚允许对指定的 Cortex M4 微控制器执行简单的跟踪操作。

所有 XDS200 型号均支持通过 USB2.0 高速连接 (480Mbps) 连接到主机,某些型号还支持以太网 10/100Mbps。此外,某些型号支持对目标板进行功耗监控。

(...)

调试探测 下载
Blackhawk XDS560v2 系统跟踪 USB 仿真器
TMDSEMU560V2STM-U XDS560v2 System Trace 是 XDS560v2 系列高性能 TI 处理器调试探针(仿真器)的第一种型号。XDS560v2 是 XDS 系列调试探针中性能最高的一款,同时支持传统 JTAG 标准 (IEEE1149.1) 和 cJTAG (IEEE1149.7)。

XDS560v2 System Trace 在其巨大的外部存储器缓冲区中加入了系统引脚跟踪。这种外部存储器缓冲区适用于指定的 TI 器件,通过捕获相关器件级信息,获得准确的总线性能活动和吞吐量,并对内核和外设进行电源管理。此外,对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器,所有 XDS 调试探针均支持内核和系统跟踪。

Blackhawk XDS560v2 System Trace 通过 MIPI HSPT 60 引脚连接器(带有适合 TI 14 引脚、TI 20 引脚和 ARM 20 (...)

$995.00
特性

XDS560v2 是 XDS560 系列高性能 TI 处理器调试探针(仿真器)的最新型号。XDS560v2 具有整个系列中最快的速度和最多的功能,对于 TI 微控制器、处理器和无线连接微控制器的调试来说,它是最全面的解决方案。

XDS560v2 是 XDS560 调试探针系列中最先提供系统跟踪 (STM) 功能的一款,这种类型的跟踪可以通过捕获系统事件(例如处理内核的状态、内部总线和外设)来监控整个设备。大多数 XDS560v2 模型还提供系统引脚跟踪模式,在这种模式中,系统跟踪数据被送到 XDS560v2 内的外部存储器缓冲区 (128MB),因此能够捕获大量系统事件。系统引脚跟踪数据连接需要通过额外的接线连接 JTAG 连接器。

在 XDS560 调试探针系列中,XDS560v2 PRO TRACE 是提供内核引脚跟踪功能(指令和数据)的第二代产品,这种跟踪可以捕获内核执行的所有指令并将其发送到 XDS560v2 PRO TRACE 内的外部存储器缓冲区 (1GB)。内核引脚跟踪并不干扰系统的实时行为,而且可以捕获更多的指令。内核引脚跟踪数据连接需要通过额外的接线连接 JTAG 连接器。

为了支持所有类型的引脚跟踪(指令和系统),XDS560v2 的所有型号都提供标准的 60 引脚 MIPI HSPT 连接器作为与目标之间的主要 JTAG 连接。此外,所有型号都提供针对 TI 和 ARM 标准 JTAG 连接器的模块化目标适配器(提供的适配器因型号而异)。

XDS560v2 支持传统的 IEEE1149.1 (JTAG) 仿真和 IEEE1149.7 (cJTAG),运行时的 JTAG 接口电平为 1.2V 至 +4.1V。

与传统 JTAG 相比,紧凑 JTAG (cJTAG) 有巨大的进步;因为它仅需使用两个引脚即可支持所有功能,可用于某些指定的 TI 无线连接微控制器中。

所有 XDS560v2 (...)

调试探测 下载
Spectrum Digital XDS560v2 系统跟踪 USB 和以太网
TMDSEMU560V2STM-UE XDS560v2 System Trace 是 XDS560v2 系列高性能 TI 处理器调试探针(仿真器)的第一种型号。XDS560v2 是 XDS 系列调试探针中性能最高的一款,同时支持传统 JTAG 标准 (IEEE1149.1) 和 cJTAG (IEEE1149.7)。

XDS560v2 System Trace 在其巨大的外部存储器缓冲区中加入了系统引脚跟踪。这种外部存储器缓冲区适用于指定的 TI 器件,通过捕获相关器件级信息,获得准确的总线性能活动和吞吐量,并对内核和外设进行电源管理。此外,对于带有嵌入式缓冲跟踪器 (ETB) 的所有 ARM 和 DSP 处理器,所有 XDS 调试探针均支持内核和系统跟踪。

Spectrum Digital XDS560v2 System Trace 通过 MIPI HSPT 60 引脚连接器(适合 TI 14 引脚、TI 20 引脚、ARM 20 引脚和 TI 60 (...)

$1,495.00
特性

XDS560v2 是 XDS560 系列高性能 TI 处理器调试探针(仿真器)的最新型号。XDS560v2 具有整个系列中最快的速度和最多的功能,对于 TI 微控制器、处理器和无线连接微控制器的调试来说,它是最全面的解决方案。

XDS560v2 是 XDS560 调试探针系列中最先提供系统跟踪 (STM) 功能的一款,这种类型的跟踪可以通过捕获系统事件(例如处理内核的状态、内部总线和外设)来监控整个设备。大多数 XDS560v2 模型还提供系统引脚跟踪模式,在这种模式中,系统跟踪数据被送到 XDS560v2 内的外部存储器缓冲区 (128MB),因此能够捕获大量系统事件。系统引脚跟踪数据连接需要通过额外的接线连接 JTAG 连接器。

在 XDS560 调试探针系列中,XDS560v2 PRO TRACE 是提供内核引脚跟踪功能(指令和数据)的第二代产品,这种跟踪可以捕获内核执行的所有指令并将其发送到 XDS560v2 PRO TRACE 内的外部存储器缓冲区 (1GB)。内核引脚跟踪并不干扰系统的实时行为,而且可以捕获更多的指令。内核引脚跟踪数据连接需要通过额外的接线连接 JTAG 连接器。

为了支持所有类型的引脚跟踪(指令和系统),XDS560v2 的所有型号都提供标准的 60 引脚 MIPI HSPT 连接器作为与目标之间的主要 JTAG 连接。此外,所有型号都提供针对 TI 和 ARM 标准 JTAG 连接器的模块化目标适配器(提供的适配器因型号而异)。

XDS560v2 支持传统的 IEEE1149.1 (JTAG) 仿真和 IEEE1149.7 (cJTAG),运行时的 JTAG 接口电平为 1.2V 至 +4.1V。

与传统 JTAG 相比,紧凑 JTAG (cJTAG) 有巨大的进步;因为它仅需使用两个引脚即可支持所有功能,可用于某些指定的 TI 无线连接微控制器中。

所有 XDS560v2 (...)

驱动程序和库 下载
C62x/C64x 快速运行时支持 (RTS) 库
SPRC122 C62x/64x FastRTS Library 是优化型浮点函数库,适用于使用 TMS320C62x 或 TMS320C64x 器件的 C 语言编程器。这些例程通常用于计算密集型实时应用,在这些应用中,提高执行速度至关重要。通过将当前的浮点库 (RTS) 函数替换为 FastRTS Library,可以在不重写现有代码的情况下大大加快执行速度。

该版本还包括 FastRTS Library 中可用函数子集的 C 语言实施。C 代码可让用户内联这些函数并获得更高性能。

特性

单精度和双精度数学函数 单精度和双精度转换函数
浮点加法 将浮点值转换为 32 位带符号整数值
将 32 位带符号整数值转换为浮点值
浮点减法 将浮点值转换为 40 位带符号长整数值
将 40 位带符号长整数值转换为浮点值
浮点乘法 将浮点值转换为 32 位无符号整数值
将 32 位无符号整数值转换为浮点值
浮点倒数 将浮点值转换为 40 位无符号长整数值
将 40 位无符号长整数值转换为浮点值
浮点减法 将双精度浮点值转换为单精度浮点值
将单精度浮点值转换为双精度浮点值
驱动程序和库 下载
软件编解码器 下载
编解码器 - 视频和语音 - 基于 C64x+ 的器件(OMAP35x、C645x、C647x、DM646、DM644x 和 DM643x)
C64XPLUSCODECS TI 编解码器免费提供,附带生产许可且现在可供下载。全部经过生产测试,可轻松地集成到音频、视频和语音应用中 单击“获取软件”按钮(上方),以获取经过测试的最新编解码器版本。该页面及每个安装程序中都包含有数据表和发布说明。

 

其它信息:

特性

为获得最佳的设计效果,请查找针对您平台进行优化的编解码器。如果找不到,请单击“获取软件”按钮(上方)查找针对 TI C64x+ 内核器件(例如:OMAP35x、TMS320C645x、TMS320C647x、TMS320DM646x、TMS320DM644x 和 TMS320DM643x 系列的大多数器件)进行优化的编解码器。

 

C64x+ 编解码器提供:

  • LINUX 和 WINDOWS 安装程序
  • XDC 封装且在编解码器基于引擎的测试中经标准 EVM 验证
  • 所有编解码器都兼容 eXpressDSP™,并实施 XDM 1.x 的一个接口
  • 每个编解码器数据表都指定了性能数据
软件编解码器 下载
编解码器 - 针对 DM644x 器件进行了优化
DM644XCODECS TI 编解码器免费提供,附带生产许可且现在可供下载。全部经过生产测试,可轻松地集成到音频、视频和语音应用中 单击“获取软件”按钮(上方),以获取经过测试的最新编解码器版本。该页面及每个安装程序中都包含有数据表和发布说明。

 

其它信息:

特性

DM644x 编解码器经过优化,可用于 TMS320DM6441、TMS320DM6443 和 TMS320DM6446 处理器。为获得最佳的设计效果,请使用这些。如果您要搜索其它 TI 编解码器,请查找针对 TI C64x+ 内核器件(例如:OMAP35x、C645x、C647x、DM646x、DM644x 和 DM643x 系列的大多数器件)进行过优化的编解码器。有关其它所有 TI 编解码器,请转到“编解码器当前库存”。

 

DM644x 编解码器提供:

  • 免费、带有产品许可的对象代码
  • LINUX 和 WINDOWS 安装程序
  • XDC 封装且在编解码器基于引擎的测试中经标准 EVM 验证
  • 所有编解码器都兼容 eXpressDSP™,并实施 XDM 1.x 的一个接口
  • 每个编解码器数据表都指定了性能数据
软件编解码器 下载
eXpressDSP 算法标准 – xDAIS 开发者套件和 xDM
TMDXDAISXDM xDAIS and xDM

The eXpressDSP™ Algorithm Interoperability Standard (xDAIS) and the eXpressDSP Digital Media (xDM) standard fully leverage the ability of DSPs to perform a wide range of multimedia functions on a single device. eXpressDSP compliance is achieved by adhering to these standards. To (...)

特性
xDAIS and xDM Technical Overview eXpressDSP Digital Media (xDM) standard - The xDM standard defines APIs through which an application invokes a particular class of codec, such as video decode or audio encode. xDM APIs are defined for the following codecs classes:
  • Video decode
  • Video encode
  • Image decode
  • (...)

设计工具和仿真

仿真模型 下载
SPRM199.ZIP (112 KB) - IBIS Model
仿真模型 下载
SPRM204.ZIP (10 KB) - BSDL Model
仿真模型 下载
SPRM326A.ZIP (8 KB) - BSDL Model

CAD/CAE 符号

封装 引脚 下载
NFBGA (ZWT) 361 视图选项

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持