返回页首

产品详细信息

参数

On-chip L2 cache/RAM 64 KB Total on-chip memory (KB) 72 Serial I/O McBSP Rating Catalog open-in-new 查找其它 C6000 浮点 DSP

封装|引脚|尺寸

BGA (GFN) 256 729 mm² 27 x 27 open-in-new 查找其它 C6000 浮点 DSP

特性

  • Excellent Price/Performance Digital Signal Processors (DSPs): TMS320C62x™ (TMS320C6211 and TMS320C6211B)
    • Eight 32-Bit Instructions/Cycle
    • C6211, C6211B, C6711, and C6711B are Pin-Compatible
    • 150-, 167-MHz Clock Rates
    • 6.7-, 6-ns Instruction Cycle Time
    • 1200, 1333 MIPS
    • Extended Temperature Device (C6211B)
  • VelociTI™ Advanced Very Long Instruction Word (VLIW) C62x™ DSP Core (C6211/11B)
    • Eight Highly Independent Functional Units:
      • Six ALUs (32-/40-Bit)
      • Two 16-Bit Multipliers (32-Bit Results)
    • Load-Store Architecture With 32 32-Bit General-Purpose Registers
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
  • Instruction Set Features
    • Byte-Addressable (8-, 16-, 32-Bit Data)
    • 8-Bit Overflow Protection
    • Saturation
    • Bit-Field Extract, Set, Clear
    • Bit-Counting
    • Normalization
  • L1/L2 Memory Architecture
    • 32K-Bit (4K-Byte) L1P Program Cache (Direct Mapped)
    • 32K-Bit (4K-Byte) L1D Data Cache (2-Way Set-Associative)
    • 512K-Bit (64K-Byte) L2 Unified Mapped RAM/Cache (Flexible Data/Program Allocation)
  • Device Configuration
    • Boot Mode: HPI, 8-, 16-, and 32-Bit ROM Boot
    • Endianness: Little Endian, Big Endian
  • 32-Bit External Memory Interface (EMIF)
    • Glueless Interface to Asynchronous Memories: SRAM and EPROM
    • Glueless Interface to Synchronous Memories: SDRAM and SBSRAM
    • 512M-Byte Total Addressable External Memory Space
  • Enhanced Direct-Memory-Access (EDMA) Controller (16 Independent Channels)
  • 16-Bit Host-Port Interface (HPI)
    • Access to Entire Memory Map
  • Two Multichannel Buffered Serial Ports (McBSPs)
    • Direct Interface to T1/E1, MVIP, SCSA Framers
    • ST-Bus-Switching Compatible
    • Up to 256 Channels Each
    • AC97-Compatible
    • Serial-Peripheral-Interface (SPI) Compatible (Motorola™)
  • Two 32-Bit General-Purpose Timers
  • Flexible Phase-Locked-Loop (PLL) Clock Generator
  • IEEE-1149.1 (JTAG) Boundary-Scan-Compatible
  • 256-Pin Ball Grid Array (BGA) Package (GFN and ZFN Suffixes)
  • 0.18-µm/5-Level Metal Process
    • CMOS Technology
  • 3.3-V I/Os, 1.8-V Internal

TMS320C62x, VelociTI, and C62x are trademarks of Texas Instruments.
Motorola is a trademark of Motorola, Inc.
All trademarks are the property of their respective owners.
IEEE Standard 1149.1-1990 Standard-Test-Access Port and Boundary Scan Architecture.

open-in-new 查找其它 C6000 浮点 DSP

描述

The TMS320C62x™ DSPs (including the TMS320C6211/C6211B devices) compose one of the fixed-point DSP families in the TMS320C6000™ DSP platform. The TMS320C6211 (C6211) and TMS320C6211B (C6211B) devices are based on the high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI), making these DSPs an excellent choice for multichannel and multifunction applications.

With performance of up to 1333 million instructions per second (MIPS) at a clock rate of 167 MHz, the C6211/C6211B device offers cost-effective solutions to high-performance DSP programming challenges. The C6211/C6211B DSP possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. This processor has 32 general-purpose registers of 32-bit word length and eight highly independent functional units. The eight functional units provide six arithmetic logic units (ALUs) for a high degree of parallelism and two 16-bit multipliers for a 32-bit result. The C6211/C6211B can produce two multiply-accumulates (MACs) per cycle for a total of 333 million MACs per second (MMACS). The C6211/C6211B DSP also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals.

The C6211/C6211B uses a two-level cache-based architecture and has a powerful and diverse set of peripherals. The Level 1 program cache (L1P) is a 32-Kbit direct mapped cache and the Level 1 data cache (L1D) is a 32-Kbit 2-way set-associative cache. The Level 2 memory/cache (L2) consists of a 512-Kbit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two.The peripheral set includes two multichannel buffered serial ports (McBSPs), two general-purpose timers, a host-port interface (HPI), and a glueless external memory interface (EMIF) capable of interfacing to SDRAM, SBSRAM and asynchronous peripherals.

The C6211/C6211B has a complete set of development tools which includes: a new C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows™ debugger interface for visibility into source code execution.

open-in-new 查找其它 C6000 浮点 DSP
下载

No design support from TI available

This product does not have ongoing design support from TI for new projects, such as new content or software updates. If available, you will find relevant collateral, software and tools in the product folder. You can also search for archived information in the TI E2ETM support forums.

技术文档

= TI 精选相关文档
未找到结果。请清除搜索,并重试。 查看所有 62
类型 标题 下载最新的英文版本 发布
* 数据表 TMS320C6211, TMS320C6211B Fixed-Point Digital Signal Processors 数据表 2004年 6月 9日
* 勘误表 TMS320C6211/TMS320C6211B DSPs Silicon Errata (Revs 1.0, 1.1, 2.1, 2.2, 3.0, 3.1) 2004年 5月 28日
应用手册 How to Migrate Old CCS 3.x Projects to the Latest CCS 2020年 2月 6日
应用手册 Power Consumption Guide for the C66x 2011年 10月 6日
用户指南 TMS320C62x DSP CPU and Instruction Set Reference Guide 2010年 5月 20日
用户指南 TMS320C6000 DSP Peripherals Overview Reference Guide 2009年 7月 2日
应用手册 TMS320C6000 EMIF-to-External SDRAM Interface 2007年 9月 4日
应用手册 Thermal Considerations Application Report 2007年 5月 20日
用户指南 TMS320C6000 DSP External Memory Interface (EMIF) Reference Guide 2007年 4月 11日
用户指南 TMS320C6000 DSP Multichannel Buffered Serial Port ( McBSP) Reference Guide 2006年 12月 14日
用户指南 TMS320C6000 DSP Enhanced Direct Memory Access (EDMA) Controller Reference Guide 2006年 11月 15日
用户指南 TMS320C6000 CPU and Instruction Set Reference Guide 2006年 7月 11日
用户指南 TMS320C6000 DSP Host-Post Interface (HPI) Reference Guide 2006年 1月 1日
应用手册 Migrating from TMS320C6211B/C6711/C6711B and C6713 to TMS320C6713B 2005年 11月 11日
应用手册 Migrating From TMS320C6211B/C6711/C6711B/C6711C to TMS320C6711D 2005年 11月 10日
用户指南 TMS320C6000 DSP 外设概述参考指南 (Rev. H) 下载最新的英文版本 (Rev.Q) 2005年 11月 7日
用户指南 TMS320C6000 DSP Power-Down Logic and Modes Reference Guide 2005年 3月 1日
用户指南 TMS320C6000 DSP 32-bit Timer Reference Guide 2005年 1月 25日
用户指南 TMS320C621x/C671x DSP Two Level Internal Memory Reference Guide 2004年 6月 8日
应用手册 TMS320C6000 Tools: Vector Table and Boot ROM Creation 2004年 4月 26日
应用手册 TMS320C6000 Board Design: Considerations for Debug 2004年 4月 21日
应用手册 TMS320C6000 McBSP Initialization 2004年 3月 8日
应用手册 TMS320C621x/671x EDMA Performance Data 2004年 3月 5日
应用手册 TMS320C621x/TMS320C671x EDMA Architecture 2004年 3月 5日
用户指南 TMS320C6000 DSP Designing for JTAG Emulation Reference Guide 2003年 7月 31日
用户指南 TMS320C6000 DSP Cache User's Guide 2003年 5月 5日
应用手册 TMS320C6211 to TMS320C6211B Migration Guide 2003年 4月 28日
应用手册 Using IBIS Models for Timing Analysis 2003年 4月 15日
应用手册 Extended Precision Radix-4 Fast Fourier Transform Implemented on the TMS320C62x 2002年 11月 23日
应用手册 TMS320C6000 McBSP Interface to an ST-BUS Device 2002年 6月 4日
应用手册 TMS320C6000 HPI to PCI Interfacing Using the PLX PCI9050 2002年 4月 17日
应用手册 TMS320C6000 DMA Example Applications 2002年 4月 10日
应用手册 TMS320C6000 Board Design for JTAG 2002年 4月 2日
应用手册 TMS320C6000 EMIF to External Flash Memory 2002年 2月 13日
应用手册 Using a TMS320C6000 McBSP for Data Packing 2001年 10月 31日
应用手册 TMS320C6000 Enhanced DMA: Example Applications 2001年 10月 24日
应用手册 Interfacing theTMS320C6000 EMIFto a PCI Bus Using the AMCC S5933 PCI Controller 2001年 9月 30日
应用手册 TMS320C6000 Host Port to MC68360 Interface 2001年 9月 30日
应用手册 TMS320C6000 EMIF to External Asynchronous SRAM Interface 2001年 8月 31日
应用手册 TMS320C6000 Host Port to the i80960 Microprocessors Interface 2001年 8月 31日
应用手册 Using the TMS320C6000 McBSP as a High Speed Communication Port 2001年 8月 31日
应用手册 TMS320C6000 System Clock Circuit Example 2001年 8月 15日
应用手册 TMS320C6000 McBSP to Voice Band Audio Processor (VBAP) Interface 2001年 7月 23日
应用手册 TMS320C6000 McBSP: AC'97 Codec Interface (TLV320AIC27) 2001年 7月 10日
应用手册 TMS320C6000 McBSP: Interface to SPI ROM 2001年 6月 30日
应用手册 TMS320C6000 Host Port to MPC860 Interface 2001年 6月 21日
应用手册 TMS320C6000 McBSP: IOM-2 Interface 2001年 5月 21日
应用手册 ETSI Math Operations in C for the TMS320C62x 2000年 11月 13日
应用手册 TMS320C621x/C671x EDMA Queue Management Guidelines 2000年 11月 7日
应用手册 Optimizing JPEG on the TMS320C6211 2-Level Cache DSP 2000年 9月 13日
应用手册 Circular Buffering on TMS320C6000 2000年 9月 12日
应用手册 TMS320C6000 McBSP as a TDM Highway 2000年 9月 11日
应用手册 MPEG-2 Video Decoder: TMS320C62x (TM) DSP Implementation 2000年 2月 29日
应用手册 TMS320C6000 u-Law and a-Law Companding with Software or the McBSP 2000年 2月 2日
应用手册 General Guide to Implement Logarithmic and Exponential Operations on Fixed-Point 2000年 1月 31日
应用手册 G.723.1 Dual Rate Speech Coder: Multichannel TMS320C62x Implementation 2000年 1月 4日
应用手册 G.729/A Speech Coder: Multichannel TMS320C62x Implementation 2000年 1月 4日
应用手册 GSM Enhanced Full Rate Speech Coder: Multichannel TMS320C62x Implementation 2000年 1月 4日
应用手册 IS-127 Enhanced Var Rate Speech Coder:Multichannel TMS320C62x Implementation 2000年 1月 4日
应用手册 TMS320C6000 C Compiler: C Implementation of Intrinsics 1999年 12月 7日
应用手册 TMS320C6000 McBSP: I2S Interface 1999年 9月 8日
应用手册 On the Implementation of MPEG-4 Motion Compensation Using the TMS320C62x 1999年 7月 29日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

软件开发

驱动程序和库 下载
C62x/C64x 快速运行时支持 (RTS) 库
SPRC122 C62x/64x FastRTS Library 是优化型浮点函数库,适用于使用 TMS320C62x 或 TMS320C64x 器件的 C 语言编程器。这些例程通常用于计算密集型实时应用,在这些应用中,提高执行速度至关重要。通过将当前的浮点库 (RTS) 函数替换为 FastRTS Library,可以在不重写现有代码的情况下大大加快执行速度。

该版本还包括 FastRTS Library 中可用函数子集的 C 语言实施。C 代码可让用户内联这些函数并获得更高性能。

特性

单精度和双精度数学函数 单精度和双精度转换函数
浮点加法 将浮点值转换为 32 位带符号整数值
将 32 位带符号整数值转换为浮点值
浮点减法 将浮点值转换为 40 位带符号长整数值
将 40 位带符号长整数值转换为浮点值
浮点乘法 将浮点值转换为 32 位无符号整数值
将 32 位无符号整数值转换为浮点值
浮点倒数 将浮点值转换为 40 位无符号长整数值
将 40 位无符号长整数值转换为浮点值
浮点减法 将双精度浮点值转换为单精度浮点值
将单精度浮点值转换为双精度浮点值
驱动程序和库 下载
TMS320C6000 DSP 库 (DSPLIB)
SPRC265 TMS320C6000 Digital Signal Processor Library (DSPLIB) is a platform-optimized DSP function library for C programmers. It includes C-callable, general-purpose signal-processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特性

Optimized DSP routines including functions for:

  • Adaptive filtering
  • Correlation
  • FFT
  • Filtering and convolution: FIR, biquad, IIR, convolution
  • Math: Dot products, max value, min value, etc.
  • Matrix operations
驱动程序和库 下载
IDE、配置、编译器和调试器 下载
C6000 代码生成工具 - 编译器
C6000-CGT — TI C6000 C/C++ 编译器和汇编语言工具支持开发适用于 TI C6000 数字信号处理器平台的应用,包括 C66x 多核处理器、C674x 和 C64x+ 单核数字信号处理器。
特性
  • 在 v8.3.0 和更高版本的 C6000 代码生成工具中提供:
    • 支持 C++14 标准 ISO/IEC 14882:2014(不再支持 C++03)
  • 在 v8.2.0 和更高版本的 C6000 代码生成工具中提供:
    • 将浮点值转换为无符号字符或短整型字符时,不再生成 RTS 库调用
    • 提高了 OpenCL-C 矢量类型的性能
  • 在 v8.1.0 和更高版本的 C6000 代码生成工具中提供:
    • 编译 OpenCL-C 内核时,缩短了编译时间,减小了内存使用量

TI 编译器支持

TI 拥有一个快速响应的活跃 E2E™ 社区,该社区为 TI 编译器提供了支持。

设计工具和仿真

仿真模型 下载
SPRM036B.ZIP (5 KB) - BSDL Model

CAD/CAE 符号

封装 引脚 下载
(ZFN) 256 了解详情
BGA (GFN) 256 了解详情

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持