返回页首

产品详细信息

参数

DSP 1 C66x Operating system Linux, TI-RTOS On-chip L2 cache/RAM 512KB w/ECC ARM Cortex-A15, 1024KB w/ECC C66x DSP Other on-chip memory 1024KB w/ECC DRAM DDR3L Ethernet MAC 1-port 1Gb, 4-port 10/100 PRU EMAC PCI/PCIe PCIe Gen2 Serial I/O I2C, McASP, McBSP, PCIe, SPI, UART&, USB SPI 4 I2C 3 USB 2 Arm MHz (Max.) 600, 1000 Arm CPU 1 Arm Cortex-A15 Display type 1 UART (SCI) 3 Operating temperature range (C) -40 to 105, -40 to 125, 0 to 90 Rating Catalog open-in-new 查找其它 C6000 DSP + Arm 处理器

封装|引脚|尺寸

FCBGA (ABY) 625 441 mm² 21 x 21 open-in-new 查找其它 C6000 DSP + Arm 处理器

特性

  • 处理器内核:
  • Arm® Cortex®-A15 微处理器单元 (Arm A15) 子系统,频率高达 1000MHz
    • 支持完全实现 Armv7-A 架构指令集
    • 集成式 SIMDv2(Arm® Neon™技术)和 VFPv4(矢量浮点)
    • 32KB 的 L1 程序存储器
    • 32KB 的 L1 数据存储器
    • 512KB 的 L2 存储器
    • 用于 L1 数据存储器的错误修正码 (ECC) 保护、用于 L2 存储器的 ECC
    • 用于 L1 程序存储器的奇偶校验保护
    • 全局时基计数器 (GTC)
      • 用于为 Arm A15 内部计时器提供时基的 64 位自由运行计数器
      • 符合用于通用计时器的 Armv7 MPCore 架构
  • 频率高达 1000MHz 的 C66x 定点和浮点 VLIW DSP 子系统
    • 目标代码与 C67x+ 和 C64x+ 内核完全兼容
    • 32KB 的 L1 程序存储器
    • 32KB 的 L1 数据存储器
    • 1024KB 的 L2,可配置为 L2 RAM 或缓存
    • 用于 L1 程序存储器的错误检测
    • 用于 L1 数据存储器的 ECC
    • 用于 L2 数据存储器的 ECC
  • 工业子系统:
  • 多达两个可编程实时单元和工业通信子系统 (PRU-ICSS),每个子系统支持:
    • 两个具有增强型乘法器和累加器的可编程实时单元 (PRU),每个 PRU 支持:
      • 16KB 的程序存储器(具有 ECC 功能)
      • 8KB 的数据存储器(具有 ECC 功能)
      • CRC32 和 CRC16 硬件加速器
      • 20 个 增强型 GPIO
      • 串行捕捉单元 (SCU),支持直接连接、16 位并行捕捉、28 位移位、MII_RT、EnDat 2.2 协议和 Σ-Δ 解调
      • 便笺本和 XFR 直接连接
    • 64KB 的通用存储器(具有 ECC 功能)
    • 一个具有两个 MII 端口的以太网 MII_RT 模块,可配置为与每个 PRU 连接;支持多种工业通信协议
    • 用于管理和生成工业以太网功能的工业以太网外设 (IEP)
    • 内置的通用异步接收器和发送器 (UART) 16550,具有专用的 192MHz 时钟,支持 12Mbps 的速率 PROFIBUS®
    • 内置的工业以太网 64 位计时器
    • 内置的增强型捕捉模块 (eCAP)
  • 存储器子系统:
  • 多核共享存储器控制器 (MSMC),具有 1024KB 的共享 L2 RAM
    • 提供与内部共享 SRAM 和 DDR EMIF 的高性能互连,以实现 Arm A15 和 C66x 访问
    • 支持 Arm I/O 一致性,其中 Arm A15 与访问 MSMC-SRAM 或 DDR EMIF 的其他系统器件保持缓存一致
    • 支持 SRAM 上的 ECC
  • 高达 36 位 DDR 外部存储器接口 (EMIF)
    • 支持高达 1066MT/s 速率的 DDR3L
    • 支持 4GB 存储器地址范围
    • 支持 32 位 SDRAM 数据总线(具有 4 位 ECC 功能)
    • 支持 16 位和 32 位 SDRAM 数据总线(不具有 ECC 功能)
  • 通用存储器控制器 (GPMC)
    • 灵活的 8 位和 16 位异步存储器接口,具有多达四个片选
    • 支持 NOR、Muxed-NOR、SRAM
    • 支持具有以下模式的通用存储器端口扩展:
      • 异步读取和写入访问
      • 异步读取页面访问(4、8、16 字)
      • 同步读取和写入访问
      • 不具有折返功能的同步读取脉冲访问(4、8、16 字)
  • 网络子系统 (NSS):
  • 以太网 MAC 子系统 (EMAC)
    • 单端口千兆位以太网:RMII、MII、RGMII
    • 支持 10、100、1000Mbps 全双工
    • 支持 10、100Mbps 半双工
    • 支持以太网音频视频桥接 (eAVB)
    • 最大帧大小 2016 字节(采用 VLAN 时为 2020 字节)
    • 8 个优先级 QOS 支持 (802.1p)
    • IEEE 1588v2(2008 附件 D、附件 E 和
      附件 F),有助于实现音频视频桥接 802.1AS 精密时间协议
    • 具有时间戳支持的 CPTS 模块,适用于 IEEE 1588v2
    • DSCP 优先级映射(IPv4 和 IPv6)
    • 用于 PHY 管理的 MDIO 模块
    • 增强型统计信息收集
  • Navigator 子系统 (NAVSS)
    • 内置的数据包 DMA 控制器,用于实现优化的网络处理
    • 内置的队列管理器,用于实现优化的网络处理
      • 支持多达 128 个队列
      • 内部队列 RAM 中支持 2048 个缓冲区
  • 加密引擎 (SA) 支持:
    • 用于 AES、DES、3DES、SHA1、MD5、SHA2-224 和 SHA2-256 运算的加密函数库
    • 通过硬件内核支持的块数据加密
      • 具有 128、192 和 256 位密钥支持的 AES
      • 具有 1、2 或 3 个不同密钥支持的 DES 和 3DES
    • 可编程模式控制引擎 (MCE)
    • 椭圆曲线加密公钥加速器 (PKA)
    • 基于椭圆曲线迪菲-赫尔曼 (ECDH) 的密钥交换和数字签名 (ECDSA) 应用
    • 针对 SHA1、MD5、SHA2-224 和 SHA2-256 的验证
    • 通过硬件内核进行的带密钥的 HMAC 运算
    • 真随机数发生器 (TRNG)
  • 显示子系统:
  • 支持一个具有回路中调节功能和颜色空间的视频管线
  • 转换和背景颜色叠加
  • 输入数据格式:BITMAP、RGB16、RGB24、RGB32、ARGB16、ARGB32、YUV420、YUV422 和 RGB565-A8
  • 支持的显示接口:
    • MIPI®DPI 2.0 并行接口
    • 高达 QVGA (30fps) 的 RFBI (MIPI-DBI 2.0)
    • BT.656 4:2:2
    • 高达 1920 × 1080 (30fps) 的 BT.1120 4:2:2
  • 回路中调节功能
  • LCD 显示接口支持:
    • 有源矩阵 (TFT)
    • 无源矩阵 (STN)
    • 灰度
    • TDM
    • 交流偏置控制
    • 抖动
    • CPR
  • 异步音频采样率转换器 (ASRC)
  • 具有 140dB 信噪比 (SNR) 的高性能异步采样率转换器
  • 多达 8 个视频流(16 个音频通道)
  • 自动感应/检测输入采样频率
  • 采样时钟抖动衰减
  • 16、18、20、24 位数据输入/输出
  • 8kHz 至 216kHz 的音频采样率
  • 16:1 至 1:16 的输入/输出采样比
  • 主模式,其中多个 ASRC 块针对输入或输出使用相同的计时回路
  • 线性相位 FIR 滤波器
  • 可控软静音
  • 每个输入和输出时钟区具有独立的时钟发生器以及速率和时间戳发生器
  • 每个通道和组具有单独的输入和输出 DMA 事件
  • 高速串行接口:
  • 具有集成 PHY 的 PCI Express ®2.0 端口:
    • 与第 2 代兼容的单通道端口
    • 根复合体 (RC) 和端点 (EP) 模式
  • 多达 2 个具有集成 PHY 的 USB 2.0 高速双角色端口,支持:
    • 双角色器件 (DRD) 功能,使用:
      • USB 2.0 外设(或器件),具有
        HS (480Mbps) 和 FS (12Mbps) 的速度
      • USB 2.0 主机,具有 HS (480Mbps)、
        FS (12Mbps) 和 LS (1.5Mbps) 的速度
      • USB 2.0 静态外设和静态主机操作
    • 具有以下 特性的 xHCI 控制器:
      • 主机模式下与 xHCI 规范(版本 1.1)兼容
      • 所有传输模式(控制、批量、中断和等时)
      • 15 个发送 (TX) 端点、15 个接收 (RX) 端点 (EP) 以及 1 个双向 EP0 端点
  • 闪存媒体接口:
  • QSPI™具有 XIP 以及多达四个片选,支持:
    • 用于执行闪存数据传输和执行闪存 (XIP) 中的代码的存储器映射直接操作模式
    • 支持高达 96MHz 的频率
    • 具有 ECC 功能的内部 SRAM 缓冲区
    • 高速读取数据采集机制
  • 2 个多媒体卡 (MMC) 和安全数字 (SD) 端口
    • 支持符合 SDA3.00 标准的 JEDEC JESD84 v4.5-A441 和 SD3.0 物理层
    • MMC0 支持 3.3V I/O,用于:
      • SD DS 和 HS 模式
      • eMMC 模式 HS-SDR
        (频率高达 48MHz)
    • MMC1 支持 eMMC 的 1.8V I/O 模式,包括 HS-SDR 和 DDR(频率高达 48MHz,具有 4 位和 8 位总线宽度)
  • 音频外设:
  • 三个多通道音频串行端口 (McASP) 外设
    • 高达 50MHz 的发送和接收时钟
    • 每个 McASP 具有两个独立的时钟区和独立的发送和接收时钟
    • 分别为 McASP0、McASP1 和 McASP2 提供多达 16、10、6 个串行数据引脚
    • 支持 TDM、I2S 和类似的格式
    • 支持 DIT 模式
    • 用于优化的系统通信流量的内置 FIFO 缓冲区
  • 多通道缓冲串行端口 (McBSP)
    • 高达 50MHz 的发送和接收时钟
    • 2 个时钟区和 2 个串行数据引脚
    • 支持 TDM、I2S 和类似的格式
  • 汽车外设:
  • 两个控制器局域网 (CAN) 端口
    • 支持 CAN v2.0 A、B 部分 (ISO 11898-1) 协议
    • 高达 1Mbps 的比特率
    • 双时钟源
    • 针对消息 RAM 的 ECC 保护
  • 一条媒体本地总线 (MLB)
    • 支持 3 引脚(高达 MOST50,1024 × Fs)和 6 引脚(高达 MOST150,2048 × Fs)版本的 MediaLB®物理层规范 v4.2
    • 支持在 64 个逻辑通道上进行所有类型的数据传输(同步流、等时、异步数据包、控制消息)
    • 支持三线制 MOST 150 协议
  • 实时控制接口:
  • 6 个增强型高分辨率脉宽调制 (eHRPWM) 模块,每个计数器支持:
    • 可进行周期和频率控制的专用 16 位时基
    • 2 个具有单边操作模式的独立 PWM 输出
    • 2 个具有双边对称操作模式的独立 PWM 输出
    • 1 个具有双边非对称操作模式的独立 PWM 输出
  • 2 个 32 位增强型捕捉模块 (eCAP):
    • 支持 1 个捕捉输入或 1 个辅助 PWM 输出配置选项
    • 4 事件时间戳寄存器(每个 32 位)
    • 4 个事件中的任何一个上具有中断
  • 3 个 32 位增强型正交脉冲编码器模块 (eQEP),每个模块支持:
    • 正交解码
    • 用于位置测量的位置计数器和控制单元
    • 用于速度和频率测量的单位时基
  • 通用连接:
  • 3 个内部集成电路 (I2C) 端口,每个端口支持:
    • 标准(高达 100kHz)和
      快速(高达 400kHz)模式
    • 7 位寻址模式
    • 支持高达 4Mb 的 EEPROM 大小
  • 4 个串行外设接口 (SPI),每个接口支持:
    • 主模式下的运行频率高达 50MHz,从模式下的运行频率高达 25MHz
    • 2 个片选
  • 3 个 UART 接口
    • 所有 UART 都与 16C750 兼容并以高达 3M 的波特率运行
    • UART0 支持 8 个具有完全调制解调器控制功能的引脚,支持 DSR、DTR、DCD 和 RI 信号
    • UART1 和 UART2 是 4 引脚接口
  • 通用 I/O (GPIO)
    • 与其他接口多路复用多达 212 个 GPIO
    • 可配置为中断引脚
  • 计时器和其他模块:
  • 7 个 64 位计时器:
    • 2 个专用于 Arm A15 和 DSP 内核的 64 位计时器(每个内核 1 个计时器)
      • 看门狗和通用 (GP)
    • 4 个 64 位计时器共用于一般用途
    • 每个 64 位计时器可配置为 2 个独立的 32 位计时器
    • 1 个专用于 PMMC 的 64 位计时器
    • 2 个计时器输入/输出引脚对
  • 处理器间通信:
    • 消息管理器可促进对 PMMC 的多处理器访问:
      • 提供硬件加速,以将消息推入逻辑队列/从逻辑队列弹出消息
      • 支持多达 64 个队列和 128 个消息
    • 具有多达 64 个独立信号量和 16 个主器件(器件内核)的信号量模块
  • 具有 128 (2 × 64) 个通道和
    1024 (2 × 512) 个 PaRAM 条目的 EDMA
  • Keystone II 片上系统 (SoC) 架构:
  • 安全性
    • 支持通用 (GP) 和高安全性 (HS) 器件
    • 支持安全引导
    • 支持客户辅助密钥
    • 用于客户密钥的 4KB 一次性可编程 (OTP) ROM
  • 电源管理
    • 集成式电源管理微控制器 (PMMC) 技术
  • 支持通过 UART、I2C、SPI、GPMC、SD 或 eMMC、USB 器件固件升级 v1.1、 PCIe®和以太网接口进行主引导
  • 具有集成式 Arm CoreSight™支持和跟踪功能的 Keystone II 调试架构
  • 工作温度 (TJ):
  • –40°C 至 125°C(汽车)
  • –40°C 至 105°C(扩展)
  • 0°C 至 90°C(商用)

All trademarks are the property of their respective owners.

open-in-new 查找其它 C6000 DSP + Arm 处理器

描述

66AK2G1x 是基于 TI 经实践检验的 Keystone II (KS2) 架构的异构多核片上系统 (SoC) 器件系列。这些器件 适用于 需要 DSP 和 Arm 性能的应用,集成了高速外设和存储器接口、针对网络和加密功能的硬件加速以及高级操作系统 (HLOS) 支持。

66AK2G1x 与基于 KS2 的现有 SoC 器件类似,使 DSP 和 Arm 内核能够控制系统中的所有存储器和外设。此架构有助于最大限度地提高软件灵活性,可以实现以 DSP 或 Arm 为中心的系统设计。

66AK2G1x 通过在处理器内核、共享存储器、模块中的嵌入式存储器和外部存储器接口中广泛实现错误修正码 (ECC),显著提高了器件的可靠性。完整的软错误率 (SER) 和通电时间 (POH) 分析显示,指定的 66AK2G1x 器件满足各种工业和汽车要求。

66AK2G1x 开发平台附带新的处理器 SDK,该开发平台使主线开源 Linux、CCS 6.x、各种独立于操作系统的器件驱动程序以及支持在各个处理器内核上进行无缝任务管理的 TI-RTOS 实现了前所未有的易用性。此外,该器件还 采用 包含 TI 和 Arm 最新创新成果(例如系统跟踪和 Arm CoreSight 组件的无缝集成)的先进调试和跟踪技术。

还可以实现引导,以实现防克隆和非法软件更新保护。有关安全引导的更多信息,请与 TI 销售代表联系。

open-in-new 查找其它 C6000 DSP + Arm 处理器
下载

技术文档

= TI 精选相关文档
未找到结果。请清除搜索,并重试。 查看所有 44
类型 标题 下载最新的英文版本 日期
* 数据表 66AK2G1x 多核 DSP+Arm KeyStone II 片上系统 (SoC) 数据表 (Rev. E) 下载最新的英文版本 (Rev.F) 2019年 10月 29日
* 勘误表 66AK2G1x Errata 2018年 6月 20日
应用手册 PRU-ICSS Feature Comparison 2020年 3月 9日
应用手册 How to Migrate Old CCS 3.x Projects to the Latest CCS 2020年 2月 6日
应用手册 Keystone Error Detection and Correction EDC ECC 2019年 8月 12日
应用手册 FFT 2019年 6月 11日
白皮书 Sitara Processor Security 2019年 5月 9日
应用手册 KeyStone II DDR3 interface bring-up 2019年 3月 7日
用户指南 66AK2Gx Multicore DSP + ARM Keystone II System-on-Chip (SOC) TRM 2019年 2月 25日
应用手册 Industrial Communication Protocols Supported on Sitara™ Processors 2019年 1月 21日
应用手册 High-Speed Interface Layout Guidelines 2018年 10月 11日
用户指南 用于在基于 66AK2Gx 的系统中提高存储器可靠性的 DDR ECC 参考设计 (Rev. B) 下载英文版本 (Rev.B) 2018年 7月 5日
白皮书 Designing professional audio mixers for every scenario 2018年 6月 28日
应用手册 66AK2G1x General-Purpose EVM Power Distribution 2018年 3月 14日
用户指南 PRU Assembly Instruction User Guide 2018年 2月 16日
应用手册 66AK2G12 Power Consumption Summary 2018年 2月 9日
应用手册 DDR3 Design Requirements for KeyStone Devices 2018年 1月 23日
应用手册 66AK2G0* Power Estimation Tool 2018年 1月 19日
用户指南 TPS65911AA User’s Guide for 66AK2G12 Processor 2017年 12月 18日
用户指南 66AK2Gx Hardware Design Guide 2017年 11月 14日
用户指南 66AK2G02 BGA Escape Routing Stackup 2017年 11月 14日
应用手册 66AK2G02 Schematic Checklist 2017年 11月 14日
用户指南 K2G General Purpose Evaluation Module (EVMK2G) TRM 2017年 9月 20日
白皮书 Designing Embedded Systems for High Reliability With 66AK2Gx 2017年 8月 28日
白皮书 Getting Personal with 66AK2G02 2017年 8月 2日
更多文献资料 K2G General-Purpose (GP) EVM Quick Start Guide 2017年 7月 27日
白皮书 Voice as the user interface – a new era in speech processing white Paper 2017年 5月 9日
应用手册 Processor SDK RTOS Audio Benchmark Starterkit 2017年 4月 12日
选择指南 TI Components for Aerospace and Defense Guide 2017年 3月 22日
用户指南 K2G Industrial Communications Engine (K2G ICE) 2017年 2月 28日
更多文献资料 K2G Industrial Communications Evaluation (ICE) Module Quick Start Guide 2017年 2月 2日
用户指南 TPS659118 User's Guide 2016年 5月 2日
应用手册 SERDES Link Commissioning on KeyStone I and II Devices 2016年 4月 13日
更多文献资料 K2G Audio Daughter Card (Beta) Quick Start Guide 2016年 3月 14日
白皮书 Multicore SoCs stay a step ahead of SoC FPGAs 2016年 2月 23日
应用手册 TI DSP Benchmarking 2016年 1月 13日
应用手册 Keystone II DDR3 Debug Guide 2015年 10月 16日
应用手册 Keystone II DDR3 Initialization 2015年 1月 26日
应用手册 Hardware Design Guide for KeyStone II Devices 2014年 3月 24日
用户指南 C66x CorePac User's Guide 2013年 6月 28日
应用手册 Power Consumption Guide for the C66x 2011年 10月 6日
白皮书 Middleware/Firmware design challenges due to dynamic raw NAND market 2011年 5月 19日
用户指南 C66x DSP Cache User's Guide 2010年 11月 9日
用户指南 DRx52x Inter-Integrated Circuit (I2C) Reference Guide 2010年 11月 9日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

子卡 下载
499
说明

K2G 音频子卡旨在与 K2G 通用 EVM (EVMK2G) 结合使用,音频子卡运行需要使用 EVMK2G。子卡允许用户基于 66AKG2G02 DSP + ARM 处理器 SoC 开发多通道音频应用,如 A/V 接收器、条形音箱、汽车放大器系统和混合控制台。

特性
  • 与 K2G 通用 EVM 兼容的音频扩展
  • 八通道的模拟输入
  • 十六通道的模拟输出
  • S/PDIF 输入(光纤或同轴电缆)
  • S/PDIF 输出(同轴电缆)
  • 用于外部 I/O(HDMI 等)的 I2S 接头
开发工具套件 下载
699
说明

K2G 评估模块 (EVM) 可以让开发人员直接开始评估 66AK2Gx 处理器,并加速音频、工业电机控制、智能电网保护和其他高可靠性实时计算密集型应用的开发。66AK2Gx 与基于 KeyStone 的现有 SoC 器件类似,可以让 DSP 和 ARM 内核控制系统中的所有内存和外设。此架构有助于最大限度地提高软件灵活性,并可以在其中实现以 DSP 或 ARM 为中心的系统设计。

无论是 Linux® 还是 TI-RTOS 操作系统,处理器 SDK 均支持此 EVM,而且此 EVM 采用 USB、PCIe 和千兆位以太网等主要外设。它包括板管理控制器、SD 卡槽和板载 XDS200 仿真器,便于进行软件评估和调试。对于音频应用,K2G EVM 还互连到可选的配套音频子卡 (AUDK2G)。

特性
  • 以 600MHz 运行的 66AK2G02 C66x DSP+ARM A15 处理器
  • 带 ECC 的 2GB DDR3L
  • TPS659118 PMIC
  • 音频和串行扩展头
  • 处理器 SDK Linux 和 TI-RTOS 支持
  • 支持千兆位以太网
开发工具套件 下载
699
说明

EVMK2GX(也称为“K2G”)1GHz 评估模块 (EVM) 可以让开发人员迅速开始评估 66AK2Gx 处理器系列,并加速音频、工业电机控制、智能电网保护和其他高可靠性实时计算密集型应用的开发。  66AK2Gx 与基于 KeyStone 的现有 SoC (...)

特性
  • 以 1GHz 运行的 66AK2G12 C66x DSP+ARM A15 处理器
  • 带 ECC 的 2GB DDR3L
  • TPS65911A PMIC
  • 音频和串行扩展头
  • 处理器 SDK Linux 和 TI-RTOS 支持
开发工具套件 下载
1049
说明

K2G 1GHz 高安全性评估模块 (EVM) 可让开发人员开始对高安全性开发版本 66AK2Gx 处理器的编程进行评估和测试,并加快音频和工业实时应用的下一级安全引导产品开发。无论是 Linux 还是 TI-RTOS 操作系统,处理器 SDK 均支持此 EVM,而且此 EVM 可支持与 EVMK2GX 相同的特性和功能。

注意:请注意,该 EVM 需要获得购买批准以及对软件的访问权限。请使用“立即订购”表中的“申请”按钮提交请求。

特性
  • 以 1GHz 运行的 66AK2G12 C66x DSP+ARM A15 处理器
  • 带 ECC 的 2GB DDR3L
  • TPS65911A PMIC
  • 音频和串行扩展头
  • 处理器 SDK Linux 和 TI-RTOS 支持

软件开发

软件开发套件 (SDK) 下载
适用于 66AK2Gx 处理器的处理器 SDK - 支持 Linux 和 TI-RTOS
PROCESSOR-SDK-K2G 处理器 SDK(软件开发套件)是统一的软件平台,适用于 TI 嵌入式处理器,设置简单,提供开箱即用的基准测试和演示。处理器 SDK 的所有版本在 TI 的广泛产品系列中保持一致,让开发人员可以无缝地在多种器件之间重用和迁移软件。处理器 SDK 和 TI 的嵌入式处理器解决方案让可扩展平台解决方案的开发变得前所未有的简单。

处理器 SDK 包括对 Linux 和 TI-RTOS 操作系统的支持。

Linux 亮点:

  • 长期稳定 (LTS) 主线 Linux 内核支持
  • U-Boot 引导加载程序支持
  • Linaro GNU Compiler Collection (GCC) 工具链
  • 兼容 Yocto ProjectTM OE Core 的文件系统

RTOS 亮点:

  • TI-RTOS 内核,一种用于 TI 器件的轻量级实时嵌入式操作系统
  • 芯片支持库、驱动程序和基本的板级支持实用程序
  • 用于多个核心和器件之间通信的处理器间通信
  • 经过优化的 C66x 算法库
  • 基本的网络协议栈和协议
  • 引导加载程序和引导实用程序
  • Linaro GNU Compiler Collection (GCC) 工具链

Linaro 工具链支持

Linaro 工具链包括强大的商用级工具,这些工具专为 Cortex-A 处理器进行过优化。此工具链得到了 TI 和整个 Linaro 社区的全力支持,包括来自 Linaro 内部工程师、成员公司开发者以及开源社区的其他人员的支持。此最新版处理器 SDK 中包含 Linaro 工具、软件和测试过程。

Yocto Project™ 支持

Yocto 项目是由 Linux (...)

特性

其他 Linux 特性

  • 开放的 Linux 支持
  • Linux 内核和引导加载程序
  • 文件系统
  • Qt/Webkit 应用程序框架
  • 3D 图形支持
  • 集成式 WLAN 和蓝牙支持
  • 基于 GUI 的应用程序启动器
  • 示例应用,包括:
    • ARM 基准测试:Dhrystone、Linpack、Whetstone
    • Webkit Web 浏览器
    • 软 Wifi 接入点
    • 加密:AES、3DES、MD5、SHA
    • 多媒体:GStreamer/FFMPEG
    • 可编程实时单元 (PRU)
  • 用于 Linux 开发的 Code Composer Studio™ IDE
  • 文档

其他 RTOS 特性

  • 提供完善的驱动程序
  • 裸机次级引导加载程序
  • 调试和仪表实用程序
  • 板级支持包
  • 演示和示例
  • 用于 RTOS 开发的 Code Composer Studio™ IDE
  • 文档

处理器 SDK 完全免费,无需向德州仪器 (TI) 支付任何运行时版税。

驱动程序或库 下载
用于浮点器件的 DSP 数学函数库
MATHLIB — 德州仪器 (TI) 数学库是优化的浮点数学函数库,用于使用 TI 浮点器件的 C 编程器。这些例程通常用于计算密集型实时应用,最佳执行速度是这些应用的关键。通过使用这些例程(而不是在现有运行时支持中找到的例程),您可以在无需重写现有代码的情况下获得更快的执行速度。MATHLIB 库包括目前在现有实时支持库中提供的所有浮点数学例程。这些新函数可称为当前实时支持库名称或包含在数学库中的新名称。
特性
  • 自然 C 源码
  • 优化的 C 代码,具有内建运算符
  • 手工编码、经汇编语言优化的例程
  • C 调用的例程,可内联且与 TMS320C6000 编译器完全兼容
  • 接受单样片或向量输入的例程
  • 提供的函数经 C 模型和现有实时支持函数测试
  • 基准(周期和代码大小)
  • 使用代码生成工具 v7.2.0 进行编译
    驱动程序或库 下载
    适用于 Sitara™ 处理器的 PRU-ICSS 工业软件
    PRU-ICSS-INDUSTRIAL-SW PRU-ICSS 协议支持 TI Sitara 处理器进行实时工业通信。PRU-ICSS 协议旨在用于 TI 的统一软件开发平台 Processor-SDK-RTOS,协议包含经优化的 PRU-ICSS 固件、适用于 ARM 处理器的相应 PRU-ICSS 驱动程序和示例应用。PRU-ICSS 固件在 PRU 内核上运行,从而减少了运行 TI-RTOS 的 ARM 主处理器上时间关键型链路层处理的负载。PRU-ICSS 驱动程序提供对 PRU-ICSS 资源的简单访问,可轻松与 ARM 内核上运行的协议栈和应用软件集成。示例进一步演示了如何将低级固件与协议栈和应用软件集成。

    PRU-ICSS 软件包当前可用于:

    协议 受支持的器件
    EtherCAT AM335x、AM437x、AM57x、AMIC110、AMIC120、AM654x
    Profinet AM335x、AM437x、AM57x、AMIC110、AMIC120
    Ethernet/IP AM335x、AM437x、AM57x、AMIC110、AMIC120
    Profibus 从属设备 (...)
    特性
    • PRU-ICSS 固件二进制映像和驱动程序源文件
    • 第三方堆栈和评估库
    • 用于生成 CCS 项目的脚本
    • 评估的示例应用
    • 文档(发行说明、协议产品说明书、用户指南、移植指南等)

    有关支持的具体功能的更多信息,请分别参阅各个协议包的协议产品说明书和发行说明。

    驱动程序或库 下载
    TMS320C6000 图像库 (IMGLIB)
    SPRC264 C5000/6000 Image Processing Library (IMGLIB) is an optimized image/video processing function library for C programmers. It includes C-callable general-purpose image/video processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
    特性

    Image Analysis

    • Image boundry and perimeter
    • Morphological operation
    • Edge detection
    • Image Histogram
    • Image thresholding

    Image filtering and format conversion

    • Color space conversion
    • Image convolution
    • Image correlation
    • Error diffusion
    • Median filtering
    • Pixel expansion

    Image compression and decompression

    • Forward and (...)
    驱动程序或库 下载
    IDE、配置、编译器或调试器 下载
    Code Composer Studio (CCS) 集成开发环境 (IDE)
    CCSTUDIO

    下载最新 Code Composer Studio 版本

    Code Composer Studio™ - 集成开发环境

    Code Composer Studio 是一种集成开发环境 (IDE),支持 TI 的微控制器和嵌入式处理器产品系列。Code Composer Studio 包含一整套用于开发和调试嵌入式应用的工具。它包含了用于优化的 C/C++ 编译器、源码编辑器、项目构建环境、调试器、描述器以及多种其他功能。直观的 IDE 提供了单个用户界面,可帮助您完成应用开发流程的每个步骤。熟悉的工具和界面使用户能够比以前更快地入手。Code Composer Studio 将 Eclipse 软件框架的优点和 TI 先进的嵌入式调试功能相结合,为嵌入式开发人员提供了一个引人注目、功能丰富的开发环境。

    平台功能

    详细了解特定处理器系列的可用功能:

     

    Code Composer Studio 支持 TI 的广泛的嵌入式处理器产品系列。如果以上没有您感兴趣的系列,请选择在所用处理器内核上最接近的一种。

    下载

    • CCS 最新版本 - 单击下面可以下载指定主机平台的 CCSv6。
    • 其他下载 - 有关完整下载的列表,请访问 CCS (...)
    软件编解码器 下载
    Auro Technologies, Auro-3D Engine with Auro-Codec Decoder and Auro-Matic up-mixing
    由 Auro Technologies N.V. 提供 — Auro Technologies’ Auro-Engine includes their Auro-Codec and Auro-Matic elements for real time audio stream encoding and up mixing affording 3D audio user experiences. The Auro-Codec and Auro-Matic algorithms have been ported to select TI C6x DSPs.

    设计工具和仿真

    仿真模型 下载
    SPRM705.ZIP (1918 KB) - IBIS Model
    仿真模型 下载
    SPRM715.ZIP (24 KB) - BSDL Model
    仿真模型 下载
    SPRM716.ZIP (3 KB) - Thermal Model
    仿真模型 下载
    SPRM743.ZIP (265889 KB) - IBIS-AMI Model
    计算工具 下载
    Clock Tree Tool for Sitara™ ARM® Processors
    CLOCKTREETOOL The Clock Tree Tool (CTT) for Sitara™ ARM®, Automotive, and Digital Signal Processors is an interactive clock tree configuration software that provides information about the clocks and modules in these TI devices. It allows the user to:
    • Visualize the device clock tree
    • Interact with clock tree elements (...)
    计算工具 下载

    参考设计

    参考设计 下载
    66AK2Gx DSP + ARM 处理器音频处理参考设计
    TIDEP0069 — 此参考设计是基于 66AK2Gx DSP + ARM 处理器片上系统 (SoC) 和配套 AIC3106 音频编解码器的参考平台,可提供实现音频处理算法设计和演示的捷径。该音频解决方案设计包括实时应用软件,使用在 DSP 上演示音频处理块的处理器 SDK TI RTOS 软件以添加音频效果。 
    document-generic 原理图
    参考设计 下载
    适用于基于语音的应用的音频预处理系统参考设计
    TIDEP-0088 — This reference design uses multiple microphones, a beamforming algorithm, and other processes to extract clear speech and audio amidst noise and other clutter.  The rapid increase in applications that are used in noise-prone environments for voice activated digital assitants creates demand for (...)
    document-generic 原理图
    参考设计 下载
    66AK2Gx DSP + ARM 处理器电源解决方案参考设计
    TIDEP0067 — 此参考设计基于 66AK2Gx 多内核片上系统 (SoC) 处理器和配套 TPS65911 电源管理集成电路 (PMIC),该电路在单个器件中包含适用于 66AK2Gx 处理器的电源和电源定序。该电源解决方案设计还包含支持 12V 输入的第一级降压转换器和用于 DDR3L 存储器的 DDR 终端稳压器。该参考设计经过了测试,包括硬件参考 (EVM)、软件(处理器 SDK)和测试数据。
    document-generic 原理图
    参考设计 下载
    适用于 K2G 通用 EVM (GP EVM) 的 PCI Express PCB 设计注意事项参考设计
    TIDEP0068 PCI-Express 具有每个通道每个方向高达 5.0 Gbps 的数据传输速率,可实现低引脚数、高可靠性和高速度,PCIe 模块包含在 TI 66AK2Gx DSP + ARM 处理器片上系统 (SoC) 中。该 PCIe PCB 设计注意事项参考设计可为 66AK2Gx 处理器 SoC 的 PCIe 部分提供最佳实践 PCB,从而帮助开发人员优化印刷电路板 (PCB) 设计。这进而使开发人员能够在 PCB 实施的第一阶段实现所需的 PCIe 信号性能,从而可以快速将精力集中在基于 K2G 处理器的应用开发和测试上。66AK2Gx 通用 EVM (EVMK2G) 用作介绍其中部分注意事项的参考。
    document-generic 原理图
    参考设计 下载
    用于在基于 66AK2Gx 的系统中提高存储器可靠性的 DDR ECC 参考设计
    TIDEP0070 — 此参考设计介绍高可靠性应用(基于 66AK2Gx 多内核 DSP + ARM 处理器片上系统 (SoC))中具有纠错码 (ECC) 支持的双倍数据速率 (DDR) 存储器接口的系统注意事项。其中讨论系统接口、板硬件、软件、吞吐量性能和诊断过程,使开发人员能够快速实现基于高可靠性的解决方案。
    document-generic 原理图

    CAD/CAE 符号

    封装 引脚 下载
    FCBGA (ABY) 625 了解详情

    订购与质量

    推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

    支持与培训

    可获得 TI E2E™ 论坛的工程师技术支持

    所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

    如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持