ZHCSJ15C November   2018  – March 2025 ADC12DJ3200QML-SP

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性:直流规格
    6. 5.6  电气特性:功耗
    7. 5.7  电气特性:交流规格(双通道模式)
    8. 5.8  电气特性:交流规格(单通道模式)
    9. 5.9  时序要求
    10. 5.10 开关特性
    11. 5.11 时序图
    12. 5.12 典型特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 模拟输入
        1. 6.3.1.1 模拟输入保护
        2. 6.3.1.2 满量程电压 (VFS) 调整
        3. 6.3.1.3 模拟输入失调电压调整
      2. 6.3.2 ADC 内核
        1. 6.3.2.1 ADC 工作原理
        2. 6.3.2.2 ADC 内核校准
        3. 6.3.2.3 ADC 超范围检测
        4. 6.3.2.4 误码率 (CER)
      3. 6.3.3 时间戳
      4. 6.3.4 时钟
        1. 6.3.4.1 无噪声孔径延迟调节(tAD 调节)
        2. 6.3.4.2 孔径延迟斜坡控制 (TAD_RAMP)
        3. 6.3.4.3 用于多器件同步和确定性延迟的 SYSREF 采集
          1. 6.3.4.3.1 SYSREF 位置检测器和采样位置选择(SYSREF 窗口)
          2. 6.3.4.3.2 自动 SYSREF 校准
      5. 6.3.5 数字下变频器(仅限双通道模式)
        1. 6.3.5.1 数控振荡器和复频混频器
          1. 6.3.5.1.1 NCO 快速跳频 (FFH)
          2. 6.3.5.1.2 NCO 选择
          3. 6.3.5.1.3 基本 NCO 频率设置模式
          4. 6.3.5.1.4 合理 NCO 频率设置模式
          5. 6.3.5.1.5 NCO 相位偏移设置
          6. 6.3.5.1.6 NCO 相位同步
        2. 6.3.5.2 抽取滤波器
        3. 6.3.5.3 输出数据格式
        4. 6.3.5.4 抽取设置
          1. 6.3.5.4.1 抽取因子
          2. 6.3.5.4.2 DDC 增益提升
      6. 6.3.6 JESD204B 接口
        1. 6.3.6.1 传输层
        2. 6.3.6.2 扰频器
        3. 6.3.6.3 链路层
          1. 6.3.6.3.1 代码组同步 (CGS)
          2. 6.3.6.3.2 初始通道对齐序列 (ILAS)
          3. 6.3.6.3.3 8b、10b 编码
          4. 6.3.6.3.4 帧和多帧监控
        4. 6.3.6.4 物理层
          1. 6.3.6.4.1 串行器/解串器预加重功能
        5. 6.3.6.5 JESD204B 启用
        6. 6.3.6.6 多器件同步和确定性延迟
        7. 6.3.6.7 在子类 0 系统中运行
      7. 6.3.7 报警监控
        1. 6.3.7.1 NCO 翻转检测
        2. 6.3.7.2 时钟翻转检测
      8. 6.3.8 温度监测二极管
      9. 6.3.9 模拟基准电压
    4. 6.4 器件功能模式
      1. 6.4.1 双通道模式
      2. 6.4.2 单通道模式(DES 模式)
      3. 6.4.3 JESD204B 模式
        1. 6.4.3.1 JESD204B 输出数据格式
        2. 6.4.3.2 双 DDC 和冗余数据模式
      4. 6.4.4 断电模式
      5. 6.4.5 测试模式
        1. 6.4.5.1 串行器测试模式详细信息
        2. 6.4.5.2 PRBS 测试模式
        3. 6.4.5.3 斜坡测试模式
        4. 6.4.5.4 近程和远程传输测试模式
          1. 6.4.5.4.1 近程传输测试模式
          2. 6.4.5.4.2 远程传输测试模式
        5. 6.4.5.5 D21.5 测试模式
        6. 6.4.5.6 K28.5 测试模式
        7. 6.4.5.7 重复 ILA 测试模式
        8. 6.4.5.8 修改的 RPAT 测试模式
      6. 6.4.6 校准模式和修整
        1. 6.4.6.1 前台校准模式
        2. 6.4.6.2 后台校准模式
        3. 6.4.6.3 低功耗后台校准 (LPBG) 模式
      7. 6.4.7 偏移校准
      8. 6.4.8 修整
      9. 6.4.9 偏移滤波
    5. 6.5 编程
      1. 6.5.1 使用串行接口
        1. 6.5.1.1 SCS
        2. 6.5.1.2 SCLK
        3. 6.5.1.3 SDI
        4. 6.5.1.4 SDO
        5. 6.5.1.5 流模式
    6. 6.6 寄存器映射
      1. 6.6.1 寄存器说明
      2. 6.6.2 SYSREF 校准寄存器(0x2B0 至 0x2BF)
      3. 6.6.3 警报寄存器 (0x2C0至0x2C2)
  8. 应用信息免责声明
    1. 7.1 应用信息
      1. 7.1.1 模拟输入
      2. 7.1.2 模拟输入带宽
      3. 7.1.3 时钟
      4. 7.1.4 辐射环境建议
        1. 7.1.4.1 单粒子闩锁 (SEL)
        2. 7.1.4.2 单粒子功能中断 (SEFI)
        3. 7.1.4.3 单粒子翻转 (SEU)
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
        1. 7.2.2.1 射频输入信号路径
        2. 7.2.2.2 计算交流耦合电容的值
      3. 7.2.3 应用曲线
    3. 7.3 初始化设置
    4.     电源相关建议
      1. 7.4.1 电源时序
    5. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 第三方产品免责声明
    4. 8.4 接收文档更新通知
    5. 8.5 支持资源
    6. 8.6 商标
    7. 8.7 静电放电警告
    8. 8.8 术语表
  10. 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • NWE|196
散热焊盘机械数据 (封装 | 引脚)
订购信息
SYSREF 位置检测器和采样位置选择(SYSREF 窗口)

SYSREF 窗口化块用于首先检测 SYSREF 相对于 CLK± 上升沿的位置,然后选择所需的 SYSREF 采样实例(该实例是 CLK± 的延迟版本),以最大程度地提高建立和保持时序裕度。在很多情况下,单个 SYSREF 采样位置 SYSREF_SEL 足以满足所有系统(器件间的差异)和条件(温度和电压差异)的时序要求。但是,系统也可以使用此功能来扩展计时窗口(方法是在工作条件发生变化时跟踪 SYSREF 的移动),或者在生产测试时消除系统间的差异(方法是为每个系统在标称条件下寻找唯一的更优值)。

本部分介绍了 SYSREF 窗口化块的正确用法。首先,将器件时钟和 SYSREF 应用于器件。SYSREF 相对于器件时钟周期的位置将被确定并存储在 SYSREF 采集位置寄存器的 SYSREF_POS 位中。在 SYSREF_POS 变为有效之前,必须至少向 SYSREF± 输入施加三个上升沿。SYSREF_POS 的每个位代表一个潜在的 SYSREF 采样位置。如果 SYSREF_POS 中的位设置为 1,则相应的 SYSREF 采样位置可能存在建立或保持时间违例。确定有效的 SYSREF 采样位置(SYSREF_POS 的位置设置为 0)后,可以通过将时钟控制寄存器 0 中的 SYSREF_SEL 设置为对应于该 SYSREF_POS 位置的值来选择所需的采样位置。选择两个建立和保持实例之间的中间采样位置。理想情况下,SYSREF_POS 和 SYSREF_SEL 在系统的标称工作条件(温度和电源电压)下执行,以便提供最大裕度来适应工作条件的变化。此过程可在最终测试中执行,并且可存储更优 SYSREF_SEL 设置,以便在每次系统上电时使用。此外,SYSREF_POS 可用于通过扫描系统温度和电源电压来表征系统工作条件下 CLK± 和 SYSREF± 之间的偏斜。对于 CLK± 到 SYSREF± 偏斜有较大变化的系统,此表征可用于在系统工作条件发生变化时跟踪更优 SYSREF 采样位置。可以找到满足匹配良好的系统在所有条件下的时序要求的单个值,例如 CLK± 和 SYSREF± 来自单个时钟器件的条件。

注:

使用自动 SYSREF 校准时,SYSREF_SEL 必须设置为 0;请参阅自动 SYSREF 校准 部分。

每个 SYSREF_POS 采样位置之间的步长可使用 SYSREF_ZOOM 进行调整。当 SYSREF_ZOOM 设置为 0 时,延迟步长较粗。当 SYSREF_ZOOM 设置为 1 时,延迟步长较细。请参阅开关特性 表,了解当 SYSREF_ZOOM 被启用和禁用时的延迟步长。通常,建议始终使用 SYSREF_ZOOM (SYSREF_ZOOM = 1),除非未观察到转换区域(体现在 SYSREF_POS 中就是 1),低时钟速率就是这种情况。SYSREF_POS 的位 0 和 23 始终设置为 1,因为没有足够的信息来确定这些设置是否接近时序违例,尽管实际有效窗口可以扩展到这些采样位置之外。编程到 SYSREF_SEL 中的值是表示 SYSREF_POS 中所需位位置的十进制数。表 6-6 列出了一些 SYSREF_POS 读数示例和更优 SYSREF_SEL 设置。尽管 SYSREF_POS 状态寄存器提供了 24 个采样位置,但 SYSREF_SEL 仅允许选择前 16 个采样位置,对应于 SYSREF_POS 位 0 至 15。附加的 SYSREF_POS 状态位仅用于提供 SYSREF 有效窗口的额外信息。由于电源电压的延迟变化,选择较低的 SYSREF_SEL 值,但在第四个示例中,值 15 可提供额外裕度,因此可以选择该值。

表 6-6 SYSREF_POS 读数和 SYSREF_SEL 选择示例
SYSREF_POS[23:0]更优 SYSREF_SEL 设置
0x02E[7:0]
(最大延迟)
0x02D[7:0](1)0x02C[7:0](1)
(最小延迟)
b10000000b01100000b000110018 或 9
b10011000b00000000b0011000112
b10000000b01100000b000000016 或 7
b10000000b00000011b000000014 或 15
b10001100b01100011b000110016
红色着色表示选定的位,如表的最后一列中所示。