ZHCSJ15C November   2018  – March 2025 ADC12DJ3200QML-SP

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性:直流规格
    6. 5.6  电气特性:功耗
    7. 5.7  电气特性:交流规格(双通道模式)
    8. 5.8  电气特性:交流规格(单通道模式)
    9. 5.9  时序要求
    10. 5.10 开关特性
    11. 5.11 时序图
    12. 5.12 典型特性
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 模拟输入
        1. 6.3.1.1 模拟输入保护
        2. 6.3.1.2 满量程电压 (VFS) 调整
        3. 6.3.1.3 模拟输入失调电压调整
      2. 6.3.2 ADC 内核
        1. 6.3.2.1 ADC 工作原理
        2. 6.3.2.2 ADC 内核校准
        3. 6.3.2.3 ADC 超范围检测
        4. 6.3.2.4 误码率 (CER)
      3. 6.3.3 时间戳
      4. 6.3.4 时钟
        1. 6.3.4.1 无噪声孔径延迟调节(tAD 调节)
        2. 6.3.4.2 孔径延迟斜坡控制 (TAD_RAMP)
        3. 6.3.4.3 用于多器件同步和确定性延迟的 SYSREF 采集
          1. 6.3.4.3.1 SYSREF 位置检测器和采样位置选择(SYSREF 窗口)
          2. 6.3.4.3.2 自动 SYSREF 校准
      5. 6.3.5 数字下变频器(仅限双通道模式)
        1. 6.3.5.1 数控振荡器和复频混频器
          1. 6.3.5.1.1 NCO 快速跳频 (FFH)
          2. 6.3.5.1.2 NCO 选择
          3. 6.3.5.1.3 基本 NCO 频率设置模式
          4. 6.3.5.1.4 合理 NCO 频率设置模式
          5. 6.3.5.1.5 NCO 相位偏移设置
          6. 6.3.5.1.6 NCO 相位同步
        2. 6.3.5.2 抽取滤波器
        3. 6.3.5.3 输出数据格式
        4. 6.3.5.4 抽取设置
          1. 6.3.5.4.1 抽取因子
          2. 6.3.5.4.2 DDC 增益提升
      6. 6.3.6 JESD204B 接口
        1. 6.3.6.1 传输层
        2. 6.3.6.2 扰频器
        3. 6.3.6.3 链路层
          1. 6.3.6.3.1 代码组同步 (CGS)
          2. 6.3.6.3.2 初始通道对齐序列 (ILAS)
          3. 6.3.6.3.3 8b、10b 编码
          4. 6.3.6.3.4 帧和多帧监控
        4. 6.3.6.4 物理层
          1. 6.3.6.4.1 串行器/解串器预加重功能
        5. 6.3.6.5 JESD204B 启用
        6. 6.3.6.6 多器件同步和确定性延迟
        7. 6.3.6.7 在子类 0 系统中运行
      7. 6.3.7 报警监控
        1. 6.3.7.1 NCO 翻转检测
        2. 6.3.7.2 时钟翻转检测
      8. 6.3.8 温度监测二极管
      9. 6.3.9 模拟基准电压
    4. 6.4 器件功能模式
      1. 6.4.1 双通道模式
      2. 6.4.2 单通道模式(DES 模式)
      3. 6.4.3 JESD204B 模式
        1. 6.4.3.1 JESD204B 输出数据格式
        2. 6.4.3.2 双 DDC 和冗余数据模式
      4. 6.4.4 断电模式
      5. 6.4.5 测试模式
        1. 6.4.5.1 串行器测试模式详细信息
        2. 6.4.5.2 PRBS 测试模式
        3. 6.4.5.3 斜坡测试模式
        4. 6.4.5.4 近程和远程传输测试模式
          1. 6.4.5.4.1 近程传输测试模式
          2. 6.4.5.4.2 远程传输测试模式
        5. 6.4.5.5 D21.5 测试模式
        6. 6.4.5.6 K28.5 测试模式
        7. 6.4.5.7 重复 ILA 测试模式
        8. 6.4.5.8 修改的 RPAT 测试模式
      6. 6.4.6 校准模式和修整
        1. 6.4.6.1 前台校准模式
        2. 6.4.6.2 后台校准模式
        3. 6.4.6.3 低功耗后台校准 (LPBG) 模式
      7. 6.4.7 偏移校准
      8. 6.4.8 修整
      9. 6.4.9 偏移滤波
    5. 6.5 编程
      1. 6.5.1 使用串行接口
        1. 6.5.1.1 SCS
        2. 6.5.1.2 SCLK
        3. 6.5.1.3 SDI
        4. 6.5.1.4 SDO
        5. 6.5.1.5 流模式
    6. 6.6 寄存器映射
      1. 6.6.1 寄存器说明
      2. 6.6.2 SYSREF 校准寄存器(0x2B0 至 0x2BF)
      3. 6.6.3 警报寄存器 (0x2C0至0x2C2)
  8. 应用信息免责声明
    1. 7.1 应用信息
      1. 7.1.1 模拟输入
      2. 7.1.2 模拟输入带宽
      3. 7.1.3 时钟
      4. 7.1.4 辐射环境建议
        1. 7.1.4.1 单粒子闩锁 (SEL)
        2. 7.1.4.2 单粒子功能中断 (SEFI)
        3. 7.1.4.3 单粒子翻转 (SEU)
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
        1. 7.2.2.1 射频输入信号路径
        2. 7.2.2.2 计算交流耦合电容的值
      3. 7.2.3 应用曲线
    3. 7.3 初始化设置
    4.     电源相关建议
      1. 7.4.1 电源时序
    5. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 第三方产品免责声明
    4. 8.4 接收文档更新通知
    5. 8.5 支持资源
    6. 8.6 商标
    7. 8.7 静电放电警告
    8. 8.8 术语表
  10. 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • NWE|196
散热焊盘机械数据 (封装 | 引脚)
订购信息

单粒子翻转 (SEU)

ADC12DJ3200QML-SP 的高速数字路径(包括 DDC 块和 JESD204B 块)容易受到辐射事件的影响。提供以下建议是为了实现自动恢复,并缩短 ADC12DJ3200QML-SP 的 JESD204B 接口块在翻转后的恢复时间。

  • 始终使用连续的周期性 SYSREF,以快速恢复内部时钟和计数器。将周期设置为足够长,来限制耦合导致的杂散性能下降,但又应足够短,以便在系统要求范围内恢复。SYSREF 将有助于发送器 (ADC12DJ3200QML-SP) 和接收器(FPGA 或 ASIC)在 SEU 后恢复。SYSREF 设置链路发现帧或多帧失准所需时间的上限。作为最低要求,当接收器使 JESD204B SYNC 信号有效时,必须激活 SYSREF。
  • 接收器(FPGA 或 ASIC)必须执行帧和多帧对齐监控。监控应包括查找放错位置或丢失帧结束字符和多帧结束字符。放错位置的字符是指出现在帧或多帧的错误位置的字符(即不是帧或多帧的最后一个字符)。缺失字符是指接收器根据 JESD204B 的字符替换规则,认为应包含在帧或多帧末尾的字符。当发现两个或更多个放错位置或缺失的字符时(没有在正确的位置接收到任何字符),应通过将 SYNC 置为有效来重新建立链路,从而重新启动 CGS 和 ILAS 流程。
  • 启用扰频以确保生成对齐字符,且概率一致,与 ADC 数据无关。如果不使用扰频,可能会导致在帧或多帧对齐中移位后恢复时间较长。
  • 确保根据 JESD204B 标准实现接收器帧对齐状态机,包括对通过数据接口重新初始化的支持。  如果发送器 (ADC12DJ3200QML-SP) 重新初始化链路(通过发送 K28.5字符来指示,而接收器未将 SYNC 信号置为有效),接收器应转换到初始帧和通道对齐状态。
  • 通过监控每帧末尾的四个尾位,可在 12 位 DDC 旁路 JMODE 中实现额外的稳健性。对于丢失或放错尾位的处理方式与帧失准错误相同。

DDC 块使用的数控振荡器 (NCO) 的累加器也容易出现翻转。通过使用节 6.3.7.1中所述的 NCO 翻转报警功能,可以检测 NCO 相位的翻转。检测到翻转后,如果需要在多个 ADC12DJ3200QML-SP 器件之间实现相位同步,则必须重新初始化 NCO。如果选择的 NCO 频率是 SYSREF 频率(与 SYSREF 频率相关的整数)的谐波,并且使用了 NCO 相位同步中所述的使用 SYSREF(交流耦合)的 NCO 同步,则可以实现更稳健的解决方案。这使得 SYSREF 能够在翻转后自动复位 NCO 相位,并自动恢复多个 ADC12DJ3200QML-SP 器件之间的相位同步,而无需重新同步系统中的所有 ADC12DJ3200QML-SP 器件。如果 fNCO = n × fSYSREF,则满足此条件。