ZHCSJ15C November   2018  – March 2025 ADC12DJ3200QML-SP

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性：直流规格
    6. 5.6  电气特性：功耗
    7. 5.7  电气特性：交流规格（双通道模式）
    8. 5.8  电气特性：交流规格（单通道模式）
    9. 5.9  时序要求
    10. 5.10 开关特性
    11. 5.11 时序图
    12. 5.12 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 模拟输入
        1. 6.3.1.1 模拟输入保护
        2. 6.3.1.2 满量程电压 (VFS) 调整
        3. 6.3.1.3 模拟输入失调电压调整
      2. 6.3.2 ADC 内核
        1. 6.3.2.1 ADC 工作原理
        2. 6.3.2.2 ADC 内核校准
        3. 6.3.2.3 ADC 超范围检测
        4. 6.3.2.4 误码率 (CER)
      3. 6.3.3 时间戳
      4. 6.3.4 时钟
        1. 6.3.4.1 无噪声孔径延迟调节（tAD 调节）
        2. 6.3.4.2 孔径延迟斜坡控制 (TAD_RAMP)
        3. 6.3.4.3 用于多器件同步和确定性延迟的 SYSREF 采集
          1. 6.3.4.3.1 SYSREF 位置检测器和采样位置选择（SYSREF 窗口）
          2. 6.3.4.3.2 自动 SYSREF 校准
      5. 6.3.5 数字下变频器（仅限双通道模式）
        1. 6.3.5.1 数控振荡器和复频混频器
          1. 6.3.5.1.1 NCO 快速跳频 (FFH)
          2. 6.3.5.1.2 NCO 选择
          3. 6.3.5.1.3 基本 NCO 频率设置模式
          4. 6.3.5.1.4 合理 NCO 频率设置模式
          5. 6.3.5.1.5 NCO 相位偏移设置
          6. 6.3.5.1.6 NCO 相位同步
        2. 6.3.5.2 抽取滤波器
        3. 6.3.5.3 输出数据格式
        4. 6.3.5.4 抽取设置
          1. 6.3.5.4.1 抽取因子
          2. 6.3.5.4.2 DDC 增益提升
      6. 6.3.6 JESD204B 接口
        1. 6.3.6.1 传输层
        2. 6.3.6.2 扰频器
        3. 6.3.6.3 链路层
          1. 6.3.6.3.1 代码组同步 (CGS)
          2. 6.3.6.3.2 初始通道对齐序列 (ILAS)
          3. 6.3.6.3.3 8b、10b 编码
          4. 6.3.6.3.4 帧和多帧监控
        4. 6.3.6.4 物理层
          1. 6.3.6.4.1 串行器/解串器预加重功能
        5. 6.3.6.5 JESD204B 启用
        6. 6.3.6.6 多器件同步和确定性延迟
        7. 6.3.6.7 在子类 0 系统中运行
      7. 6.3.7 报警监控
        1. 6.3.7.1 NCO 翻转检测
        2. 6.3.7.2 时钟翻转检测
      8. 6.3.8 温度监测二极管
      9. 6.3.9 模拟基准电压
    4. 6.4 器件功能模式
      1. 6.4.1 双通道模式
      2. 6.4.2 单通道模式（DES 模式）
      3. 6.4.3 JESD204B 模式
        1. 6.4.3.1 JESD204B 输出数据格式
        2. 6.4.3.2 双 DDC 和冗余数据模式
      4. 6.4.4 断电模式
      5. 6.4.5 测试模式
        1. 6.4.5.1 串行器测试模式详细信息
        2. 6.4.5.2 PRBS 测试模式
        3. 6.4.5.3 斜坡测试模式
        4. 6.4.5.4 近程和远程传输测试模式
          1. 6.4.5.4.1 近程传输测试模式
          2. 6.4.5.4.2 远程传输测试模式
        5. 6.4.5.5 D21.5 测试模式
        6. 6.4.5.6 K28.5 测试模式
        7. 6.4.5.7 重复 ILA 测试模式
        8. 6.4.5.8 修改的 RPAT 测试模式
      6. 6.4.6 校准模式和修整
        1. 6.4.6.1 前台校准模式
        2. 6.4.6.2 后台校准模式
        3. 6.4.6.3 低功耗后台校准 (LPBG) 模式
      7. 6.4.7 偏移校准
      8. 6.4.8 修整
      9. 6.4.9 偏移滤波
    5. 6.5 编程
      1. 6.5.1 使用串行接口
        1. 6.5.1.1 SCS
        2. 6.5.1.2 SCLK
        3. 6.5.1.3 SDI
        4. 6.5.1.4 SDO
        5. 6.5.1.5 流模式
    6. 6.6 寄存器映射
      1. 6.6.1 寄存器说明
      2. 6.6.2 SYSREF 校准寄存器（0x2B0 至 0x2BF）
      3. 6.6.3 警报寄存器 (0x2C0至0x2C2)
  8. 7 应用信息免责声明
    1. 7.1 应用信息
      1. 7.1.1 模拟输入
      2. 7.1.2 模拟输入带宽
      3. 7.1.3 时钟
      4. 7.1.4 辐射环境建议
        1. 7.1.4.1 单粒子闩锁 (SEL)
        2. 7.1.4.2 单粒子功能中断 (SEFI)
        3. 7.1.4.3 单粒子翻转 (SEU)
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
        1. 7.2.2.1 射频输入信号路径
        2. 7.2.2.2 计算交流耦合电容的值
      3. 7.2.3 应用曲线
    3. 7.3 初始化设置
    4.     电源相关建议
      1. 7.4.1 电源时序
    5. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 第三方产品免责声明
    4. 8.4 接收文档更新通知
    5. 8.5 支持资源
    6. 8.6 商标
    7. 8.7 静电放电警告
    8. 8.8 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • NWE|196
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.6.1 寄存器说明

6.6.1.1 标准 SPI-3.0（0x000 至 0x00F）

表 6-45 标准 SPI-3.0 寄存器
地址复位首字母缩写词寄存器名称章节
0x0000x30CONFIG_A配置 A 寄存器节 6.6.1.2
0x001未定义RESERVEDRESERVED—
0x0020x00DEVICE_CONFIG器件配置寄存器节 6.6.1.3
0x0030x03CHIP_TYPE芯片类型寄存器节 6.6.1.4
0x004-0x0050x0020CHIP_ID芯片 ID 寄存器节 6.6.1.5
0x0060x0ACHIP_VERSION芯片版本寄存器节 6.6.1.6
0x007-0x00B未定义RESERVEDRESERVED—
0x00C-0x00D0x0451VENDOR_ID供应商标识寄存器节 6.6.1.7
0x00E-0x00F未定义RESERVEDRESERVED—

6.6.1.2 配置 A 寄存器（地址 = 0x000）[复位 = 0x30]

图 6-26 配置 A 寄存器 (CONFIG_A)
76543210
SOFT_RESETRESERVEDADDR_ASCSDO_ACTIVERESERVED
R/W-0R-0R/W-1R-1R-0000
表 6-46 CONFIG_A 字段说明
位字段类型复位说明
7SOFT_RESETR/W0设置该位会使器件完全复位。该位会自行清除。写入该位后，器件可能需要长达 750ns 的时间才能复位。在此期间，请勿执行任何 SPI 事务。
6RESERVEDR0RESERVED
5ADDR_ASCR/W10：下降 – 流式读取/写入时递减地址
1：上升 - 流式读取/写入时递增地址（默认值）
4SDO_ACTIVER1始终返回 1，表示器件始终使用 4 线 SPI 模式。
3-0RESERVEDR0000RESERVED

6.6.1.3 器件配置寄存器（地址 = 0x002）[复位 = 0x00]

图 6-27 器件配置寄存器 (DEVICE_CONFIG)
76543210
RESERVED模式
R-0000 00R/W-00
表 6-47 DEVICE_CONFIG 字段说明
位字段类型复位说明
7-2RESERVEDR0000 00RESERVED
1-0模式R/W00SPI 3.0 规范将 1 列为低功耗功能模式，将 2 列为低功耗快速恢复，将 3 列为断电。此器件不支持这些模式。
0：正常运行 - 全功率和全性能（默认值）
1：正常运行 - 全功率和全性能
2：断电 - 一切都已断电。仅在短时间内使用此设置来校准片上温度二极管测量。有关更多信息，请参阅建议工作条件 表。
3：断电 - 一切都已断电。仅在短时间内使用此设置来校准片上温度二极管测量。有关更多信息，请参阅建议工作条件 表。

6.6.1.4 芯片类型寄存器（地址 = 0x003）[复位 = 0x03]

图 6-28 芯片类型寄存器 (CHIP_TYPE)
76543210
RESERVEDCHIP_TYPE
R-0000R-0011
表 6-48 CHIP_TYPE 字段说明
位字段类型复位说明
7-4RESERVEDR0000RESERVED
3-0CHIP_TYPER0011始终返回 0x3，表示该器件是高速 ADC。

6.6.1.5 芯片 ID 寄存器（地址 = 0x004 至 0x005）[复位 = 0x0020]

图 6-29 芯片 ID 寄存器 (CHIP_ID)
15141312111098
CHIP_ID[15:8]
R-0x00h
76543210
CHIP_ID[7:0]
R-0x20h
表 6-49 CHIP_ID 字段说明
位字段类型复位说明
15-0CHIP_IDR0x0020h始终返回 0x0020，表示该器件是 ADC12DJ3200QML-SP 器件。

6.6.1.6 芯片版本寄存器（地址 = 0x006）[复位 = 0x01]

图 6-30 芯片版本寄存器 (CHIP_VERSION)
76543210
CHIP_VERSION
R-0000 1010
表 6-50 CHIP_VERSION 字段说明
位字段类型复位说明
7-0CHIP_VERSIONR0000 1010芯片版本，返回 0x0A。

6.6.1.7 供应商标识寄存器（地址 = 0x00C 至 0x00D）[复位 = 0x0451]

图 6-31 供应商标识寄存器 (VENDOR_ID)
15141312111098
VENDOR_ID[15:8]
R-0x04h
76543210
VENDOR_ID[7:0]
R-0x51h
表 6-51 VENDOR_ID 字段说明
位字段类型复位说明
15-0VENDOR_IDR0x0451h始终返回 0x0451（TI 供应商 ID）。

6.6.1.8 用户 SPI 配置（0x010 至 0x01F）

表 6-52 用户 SPI 配置寄存器
地址复位首字母缩写词寄存器名称章节
0x0100x00USR0用户 SPI 配置寄存器节 6.6.1.9
0x011-0x01F未定义RESERVEDRESERVED—

6.6.1.9 用户 SPI 配置寄存器（地址 = 0x010）[复位 = 0x00]

图 6-32 用户 SPI 配置寄存器 (USR0)
76543210
RESERVEDADDR_HOLD
R-0000 000R/W-0
表 6-53 USR0 字段说明
位字段类型复位说明
7-1RESERVEDR/W0000 000RESERVED
0ADDR_HOLDR/W00：使用 ADDR_ASC 位定义流式传输期间地址发生的情况（默认值）
1：地址在整个流操作中保持静态；此设置有助于在 CAL_DATA 寄存器上读取和写入校准矢量信息

6.6.1.10 其他模拟寄存器（0x020 至 0x047）

表 6-54 其他模拟寄存器
地址复位首字母缩写词寄存器名称章节
0x020-0x028未定义RESERVEDRESERVED—
0x0290x00CLK_CTRL0时钟控制寄存器 0节 6.6.1.11
0x02A0x20CLK_CTRL1时钟控制寄存器 1节 6.6.1.12
0x02B未定义RESERVEDRESERVED—
0x02C-0x02E未定义SYSREF_POSSYSREF 采集位置寄存器节 6.6.1.13
0x02F未定义RESERVEDRESERVED—
0x030-0x0310xA000FS_RANGE_AINA 满量程范围调整寄存器节 6.6.1.14
0x032-0x0330xA000FS_RANGE_BINB 满量程范围调整寄存器节 6.6.1.15
0x034-0x037未定义RESERVEDRESERVED—
0x0380x00BG_BYPASS内部基准旁路寄存器节 6.6.1.16
0x039-0x03A未定义RESERVEDRESERVED—
0x03B0x00SYNC_CTRLTMSTP± 控制寄存器节 6.6.1.17
0x03C-0x047未定义RESERVEDRESERVED—

6.6.1.11 时钟控制寄存器 0（地址 = 0x029）[复位 = 0x00]

图 6-33 时钟控制寄存器 0 (CLK_CTRL0)
76543210
RESERVEDSYSREF_PROC_ENSYSREF_RECV_ENSYSREF_ZOOMSYSREF_SEL
R/W-0R/W-0R/W-0R/W-0R/W-0000
表 6-55 CLK_CTRL0 字段说明
位字段类型复位说明
7RESERVEDR/W0RESERVED
6SYSREF_PROC_ENR/W0该位可使能 SYSREF 处理器。必须设置该位才能让器件处理 SYSREF 事件。在设置 SYSREF_PROC_EN 之前，必须先设置 SYSREF_RECV_EN。
5SYSREF_RECV_ENR/W0设置该位可使能 SYSREF 接收器电路。
4SYSREF_ZOOMR/W0设置该位可放大 SYSREF 选通状态（影响 SYSREF_POS）。
3-0SYSREF_SELR/W0000设置该字段以选择要使用的 SYSREF 延迟。根据 SYSREF_POS 返回的结果设置该字段。将此字段设置为 0 可使用 SYSREF 校准。

6.6.1.12 时钟控制寄存器 1（地址 = 0x02A）[复位 = 0x00]

图 6-34 时钟控制寄存器 1 (CLK_CTRL1)
76543210
RESERVEDDEVCLK_LVPECL_ENSYSREF_LVPECL_ENSYSREF_INVERTED
R/W-0010 0R/W-0R/W-0R/W-0
表 6-56 CLK_CTRL1 字段说明
位字段类型复位说明
7-3RESERVEDR/W0010 0RESERVED
2DEVCLK_LVPECL_ENR/W0为 DEVCLK 激活低压 PECL 模式。
1SYSREF_LVPECL_ENR/W0为 SYSREF 激活低压 PECL 模式。
0SYSREF_INVERTEDR/W0反转用于对齐的 SYSREF 信号。

6.6.1.13 SYSREF 采集位置寄存器（地址 = 0x02C-0x02E）[复位 = 未定义]

图 6-35 SYSREF 采集位置寄存器 (SYSREF_POS)
2322212019181716
SYSREF_POS[23:16]
R-未定义
15141312111098
SYSREF_POS[15:8]
R-未定义
76543210
SYSREF_POS[7:0]
R-未定义
表 6-57 SYSREF_POS 字段说明
位字段类型复位说明
23-0SYSREF_POSR未定义该字段返回一个 24 位状态值，指示 SYSREF 边沿相对于 DEVCLK 的位置。使用该字段可对 SYSREF_SEL 进行编程。

6.6.1.14 INA 满量程范围调整寄存器（地址 = 0x030-0x031）[复位 = 0xA000]

图 6-36 INA 满量程范围调整寄存器 (FS_RANGE_A)
15141312111098
FS_RANGE_A[15:8]
R/W-0xA0h
76543210
FS_RANGE_A[7:0]
R/W-0x00h
表 6-58 FS_RANGE_A 字段说明
位字段类型复位说明
15-0FS_RANGE_AR/W0xA000h该字段可以调整 INA 的模拟满量程范围。
0x0000：0x2000 以下的设置可能导致器件性能下降
0x2000：500mVPP - 建议的最小设置
0xA000：800 mVPP（默认值）
0xFFFF：1000mVPP

6.6.1.15 INB 满量程范围调整寄存器（地址 = 0x032-0x033）[复位 = 0xA000]

图 6-37 INB 满量程范围调整寄存器 (FS_RANGE_B)
15141312111098
FS_RANGE_B[15:8]
R/W-0xA0
76543210
FS_RANGE_B[7:0]
R/W-0x00
表 6-59 FS_RANGE_B 字段说明
位字段类型复位说明
15-0FS_RANGE_BR/W0xA000h该字段可以调整 INB 的模拟满量程范围。
0x0000：0x2000 以下的设置可能导致器件性能下降
0x2000：500mVPP - 建议的最小设置
0xA000：800 mVPP（默认值）
0xFFFF：1000mVPP

6.6.1.16 内部基准旁路寄存器（地址 = 0x038）[复位 = 0x00]

图 6-38 内部基准旁路寄存器 (BG_BYPASS)
76543210
RESERVEDBG_BYPASS
R/W-0000 000R/W-0
表 6-60 BG_BYPASS 字段说明
位字段类型复位说明
7-1RESERVEDR/W0000 000RESERVED
0BG_BYPASSR/W0设置了 VA11 时，其可用作电压基准，而不是内部基准。

6.6.1.17 TMSTP± 控制寄存器（地址 = 0x03B）[复位 = 0x00]

图 6-39 TMSTP± 控制寄存器 (TMSTP_CTRL)
76543210
RESERVEDTMSTP_LVPECL_ENTMSTP_RECV_EN
R/W-0000 00R/W-0R/W-0
表 6-61 TMSTP_CTRL 字段说明
位字段类型复位说明
7-2RESERVEDR/W0000 00RESERVED
1TMSTP_LVPECL_ENR/W0设置后，该位可激活差分 TMSTP± 输入的低压 PECL 模式。
0TMSTP_RECV_ENR/W0该位会使能差分 TMSTP± 输入。

6.6.1.18 串行器寄存器（0x048 至 0x05F）

表 6-62 串行器寄存器
地址复位首字母缩写词寄存器名称章节
0x0480x00SER_PE串行器预加重控制寄存器节 6.6.1.19
0x049-0x05F未定义RESERVEDRESERVED—

6.6.1.19 串行器预加重控制寄存器（地址 = 0x048））[复位 = 0x00]

图 6-40 串行器预加重控制寄存器 (SER_PE)
76543210
RESERVEDSER_PE
R/W-0000R/W-0000
表 6-63 SER_PE 字段说明
位字段类型复位说明
7-4RESERVEDR/W0000RESERVED
3-0SER_PER/W0000该字段设置串行通道的预加重，以补偿 PCB 布线的低通响应。该设置是一个全局设置，会影响所有 16 个通道。

6.6.1.20 校准寄存器（0x060 至 0x0FF）

表 6-64 校准寄存器
地址复位首字母缩写词寄存器名称章节
0x0600x01INPUT_MUX输入多路复用器控制寄存器节 6.6.1.21
0x0610x01CAL_EN校准使能寄存器节 6.6.1.22
0x0620x01CAL_CFG0校准配置 0 寄存器节 6.6.1.23
0x063-0x069未定义RESERVEDRESERVED—
0x06A未定义CAL_STATUS校准状态寄存器节 6.6.1.24
0x06B0x00CAL_PIN_CFG校准引脚配置寄存器节 6.6.1.25
0x06C0x01CAL_SOFT_TRIG校准软件触发器寄存器节 6.6.1.26
0x06D未定义RESERVEDRESERVED—
0x06E0x88CAL_LP低功耗后台校准寄存器节 6.6.1.27
0x06F未定义RESERVEDRESERVED—
0x0700x00CAL_DATA_EN校准数据使能寄存器节 6.6.1.28
0x071未定义CAL_DATA校准数据寄存器节 6.6.1.29
0x072-0x079未定义RESERVEDRESERVED—
0x07A未定义GAIN_TRIM_A通道 A 增益修整寄存器节 6.6.1.30
0x07B未定义GAIN_TRIM_B通道 B 增益修整寄存器节 6.6.1.31
0x07C未定义BG_TRIM带隙基准修整寄存器节 6.6.1.32
0x07D未定义RESERVEDRESERVED—
0x07E未定义RTRIM_AVINA 输入电阻器修整寄存器#SLVSDR23495
0x07F未定义RTRIM_BVINB 输入电阻器修整寄存器节 6.6.1.34
0x080未定义TADJ_A_FG90A-ADC、单通道模式、前台校准寄存器的时序调整节 6.6.1.35
0x081未定义TADJ_B_FG0B-ADC、单通道模式、前台校准寄存器的时序调整节 6.6.1.36
0x082未定义TADJ_A_BG90A-ADC、单通道模式、后台校准寄存器的时序调整节 6.6.1.37
0x083未定义TADJ_C_BG0C-ADC、单通道模式、后台校准寄存器的时序调整节 6.6.1.39
0x084未定义TADJ_C_BG90C-ADC、单通道模式、后台校准寄存器的时序调整节 6.6.1.39
0x085未定义TADJ_B_BG0B-ADC、单通道模式、后台校准寄存器的时序调整节 6.6.1.40
0x086未定义TADJ_AA-ADC、双通道模式寄存器的时序调整节 6.6.1.41
0x087未定义TADJ_CA用于 A-ADC 的 C-ADC、双通道模式寄存器的时序调整节 6.6.1.42
0x088未定义TADJ_CB用于 B-ADC 的 C-ADC、双通道模式寄存器的时序调整节 6.6.1.43
0x089未定义TADJ_BB-ADC、双通道模式寄存器的时序调整节 6.6.1.44
0x08A-0x08B未定义OADJ_A_INAA-ADC 和 INA 寄存器的偏移调整节 6.6.1.45
0x08C-0x08D未定义OADJ_A_INBA-ADC 和 INB 寄存器的偏移调整节 6.6.1.46
0x08E-0x08F未定义OADJ_C_INAC-ADC 和 INA 寄存器的偏移调整节 6.6.1.47
0x090-0x091未定义OADJ_C_INBC-ADC 和 INB 寄存器的偏移调整节 6.6.1.48
0x092-0x093未定义OADJ_B_INAB-ADC 和 INA 寄存器的偏移调整节 6.6.1.49
0x094-0x095未定义OADJ_B_INBB-ADC 和 INB 寄存器的偏移调整节 6.6.1.50
0x096未定义RESERVEDRESERVED—
0x0970x000SFILT0偏移滤波控制 0图 6-71
0x0980x33OSFILT1偏移滤波控制 1图 6-72
0x099-0x0FF未定义RESERVEDRESERVED—

6.6.1.21 输入多路复用器控制寄存器（地址 = 0x060）[复位 = 0x01]

图 6-41 输入多路复用器控制寄存器 (INPUT_MUX)
76543210
RESERVEDDUAL_INPUTRESERVEDSINGLE_INPUT
R/W-000R/W-0R/W-00R/W-01
表 6-65 INPUT_MUX 字段说明
位字段类型复位说明
7-5RESERVEDR/W000RESERVED
4DUAL_INPUTR/W0该位为双通道模式选择输入。如果 JMODE 选择单通道模式，则该寄存器无效。
0：A 通道采样 INA，B 通道采样 INB（无交换，默认值）
1：A 通道采样 INB，B 通道采样 INA（交换）
3-2RESERVEDR/W00RESERVED
1-0SINGLE_INPUTR/W01该字段定义在单通道模式下对哪个输入采样。如果 JMODE 没有选择单通道模式，则该寄存器无效。
0：保留
1：使用 INA（默认值）
2：使用 INB
3：保留

6.6.1.22 校准使能寄存器（地址 = 0x061）[复位 = 0x01]

图 6-42 校准使能寄存器 (CAL_EN)
76543210
RESERVEDCAL_EN
R/W-0000 000R/W-1
表 6-66 CAL_EN 字段说明
位字段类型复位说明
7-1RESERVEDR/W0000 000RESERVED
0CAL_ENR/W1校准使能。设置该位为高电平可运行校准。设置该位为低电平可将校准保持在复位状态，以便对新的校准设置进行编程。清零 CAL_EN 还会复位为数字块和 JESD204B 接口计时的时钟分频器。

有些校准寄存器需要在进行任何更改之前清零 CAL_EN。所有具有此要求的寄存器在其说明中都包含注释。更改寄存器后，设置 CAL_EN 可使用新设置重新运行校准。

在设置 JESD_EN 之前，务必设置 CAL_EN。在清零 CAL_EN 之前，务必清零 JESD_EN。

6.6.1.23 校准配置 0 寄存器（地址 = 0x062）[复位 = 0x01]

仅在 CAL_EN 为 0 时更改该寄存器。

图 6-43 校准配置 0 寄存器 (CAL_CFG0)
76543210
RESERVEDCAL_OSFILTCAL_BGOSCAL_OSCAL_BGCAL_FG
R/W-000R/W-0R/W-0R/W-0R/W-0R/W-1
表 6-67 CAL_CFG0 字段说明
位字段类型复位说明
7-5RESERVEDR/W0000RESERVED
4CAL_OSFILTR/W0通过将该位设置为高电平来使能偏移滤波。
3CAL_BGOSR/W00：禁用后台偏移校准（默认值）
1：使能后台偏移校准（需要设置 CAL_BG）。
2CAL_OSR/W00：禁用前台偏移校准（默认值）
1：使能前台偏移校准（需要设置 CAL_FG）
1CAL_BGR/W00：禁用后台校准（默认值）
1：使能后台校准
0CAL_FGR/W10：复位校准值，跳过前台校准
1：复位校准值，然后运行前台校准（默认值）

6.6.1.24 校准状态寄存器（地址 = 0x06A）[复位 = 未定义]

图 6-44 校准状态寄存器 (CAL_STATUS)
76543210
RESERVEDCAL_STOPPEDFG_DONE
RRR
表 6-68 CAL_STATUS 字段说明
位字段类型复位说明
7-2RESERVEDRRESERVED
1CAL_STOPPEDR当后台校准在请求的相位成功停止时，该位返回 1。当校准再次开始运行时，该位返回 0。如果禁用后台校准，则应在完成或跳过前台校准时设置该位。
0FG_DONER当前台校准完成时，该位设置为高电平。

6.6.1.25 校准引脚配置寄存器（地址 = 0x06B）[复位 = 0x00]

图 6-45 校准引脚配置寄存器 (CAL_PIN_CFG)
76543210
RESERVEDCAL_STATUS_SELCAL_TRIG_EN
R/W-0000 0R/W-00R/W-0
表 6-69 CAL_PIN_CFG 字段说明
位字段类型复位说明
7-3RESERVEDR/W0000 0RESERVED
2-1CAL_STATUS_SELR/W000：CALSTAT 输出引脚与 FG_DONE 匹配
1：RESERVED
2：CALSTAT 输出引脚与 ALARM 匹配
3：CALSTAT 输出引脚始终为低电平
0CAL_TRIG_ENR/W0使用该位选择硬件或软件触发源。

0：使用 CAL_SOFT_TRIG 寄存器进行校准触发；CAL_TRIG 输入被禁用（忽略）
1：将 CAL_TRIG 输入用于校准触发器；CAL_SOFT_TRIG 寄存器被忽略

6.6.1.26 校准软件触发器寄存器（地址 = 0x06C）[复位 = 0x01]

图 6-46 校准软件触发器寄存器 (CAL_SOFT_TRIG)
76543210
RESERVEDCAL_SOFT_TRIG
R/W-0000 000R/W-1
表 6-70 CAL_SOFT_TRIG 字段说明
位字段类型复位说明
7-1RESERVEDR/W0000 000RESERVED
0CAL_SOFT_TRIGR/W1CAL_SOFT_TRIG 是一个用于提供 CAL_TRIG 输入的功能的软件位。对 CAL_TRIG_EN=0 进行编程，可将 CAL_SOFT_TRIG 用于校准触发。如果不需要校准触发器，则使 CAL_TRIG_EN=0 且 CAL_SOFT_TRIG=1（触发器设置为高电平）。

6.6.1.27 低功耗后台校准寄存器（地址 = 0x06E）[复位 = 0x88]

图 6-47 低功耗后台校准寄存器 (CAL_LP)
76543210
LP_SLEEP_DLYLP_WAKE_DLYRESERVEDLP_TRIGLP_EN
R/W-010R/W-01R/W-0R/W-0R/W-0
表 6-71 CAL_LP 字段说明
位字段类型复位说明
7-5LP_SLEEP_DLYR/W010调整 ADC 在唤醒校准前的睡眠时间（仅在 LP_EN = 1 且 LP_TRIG = 0 时适用）。由于整体降低功耗的优势有限，因此不建议使用低于 4 的值。
0：睡眠延迟 = (23 + 1) × 256 × tDEVCLK
1：睡眠延迟 = (215 + 1) × 256 × tDEVCLK
2：睡眠延迟 = (218 + 1) × 256 × tDEVCLK
3：睡眠延迟 = (221 + 1) × 256 × tDEVCLK
4：睡眠延迟 = (224 + 1) × 256 × tDEVCLK：默认约为 1338 ms，具有 3.2-GHz 时钟
5: 睡眠延迟 = (227 + 1) × 256 × tDEVCLK
6：睡眠延迟 = (230 + 1) × 256 × tDEVCLK
7：睡眠延迟 = (233 + 1) × 256 × tDEVCLK
4-3LP_WAKE_DLYR/W01调整在唤醒后校准 ADC 前提供的趋稳时间（仅在 LP_EN = 1 时适用）。不建议使用小于 1 的值，因为在校准开始前没有足够的时间让内核稳定下来。
0：唤醒延迟 = (23 + 1) × 256 × tDEVCLK
1：唤醒延迟 = (218 + 1) × 256 × tDEVCLK：默认约为 21 ms，具有 3.2-GHz 时钟
2: 唤醒延迟 = (221 + 1) × 256 × tDEVCLK
3：唤醒延迟 = (224 + 1) × 256 × tDEVCLK
2RESERVEDR/W0RESERVED
1LP_TRIGR/W00：ADC 睡眠持续时间由 LP_SLEEP_DLY（自主模式）设置。
1：ADC 会一直休眠，直到被触发器唤醒；当校准触发器（CAL_SOFT_TRIG 位或 CAL_TRIG 输入）为低电平时，会唤醒 ADC
0LP_ENR/W00：禁用低功耗后台校准（默认值）
1：使能低功耗后台校准（仅在 CAL_BG=1 时适用）。

6.6.1.28 校准数据使能寄存器（地址 = 0x070）[复位 = 0x00]

图 6-48 校准数据使能寄存器 (CAL_DATA_EN)
76543210
RESERVEDCAL_DATA_EN
R/W-0000 000R/W-0
表 6-72 CAL_DATA_EN 字段说明
位字段类型复位说明
7-1RESERVEDR/W0000 000RESERVED
0CAL_DATA_ENR/W0设置该位可使能 CAL_DATA 寄存器，从而能够读取和写入校准数据；有关更多信息、请参阅校准数据寄存器。

6.6.1.29 校准数据寄存器（地址 = 0x071）[复位 = 未定义]

图 6-49 校准数据寄存器 (CAL_DATA)
76543210
CAL_DATA
R/W
表 6-73 CAL_DATA 字段说明
位字段类型复位说明
7-0CAL_DATAR/W未定义设置 CAL_DATA_EN 后，该寄存器的重复读取会返回 ADC 的所有校准值。重复写入该寄存器会输入 ADC 的所有校准值。要读取校准数据，请读取寄存器 673 次。要写入此矢量，请将之前存储的校准数据写入寄存器 673 次。
为加快读取/写入操作，请设置 ADDR_HOLD = 1 并使用流式读取或写入过程。
当 CAL_STOPPED = 0 会破坏校准时访问 CAL_DATA 寄存器。此外，在读取或写入 673 次之前停止该过程会使校准数据处于无效状态。

6.6.1.30 通道 A 增益修整寄存器（地址 = 0x07A）[复位 = 未定义]

图 6-50 通道 A 增益修整寄存器 (GAIN_TRIM_A)
76543210
GAIN_TRIM_A
R/W
表 6-74 GAIN_TRIM_A 字段说明
位字段类型复位说明
7-0GAIN_TRIM_AR/W未定义该寄存器使能通道 A 的增益修整。复位后，可根据需要读取和调整出厂修整值。

6.6.1.31 通道 B 增益修整寄存器（地址 = 0x07B）[复位 = 未定义]

图 6-51 通道 B 增益修整寄存器 (GAIN_TRIM_B)
76543210
GAIN_TRIM_B
R/W
表 6-75 GAIN_TRIM_B 字段说明
位字段类型复位说明
7-0GAIN_TRIM_BR/W未定义该寄存器使能通道 B 的增益修整。复位后，可根据需要读取和调整出厂修整值。

6.6.1.32 带隙基准修整寄存器（地址 = 0x07C）[复位 = 未定义]

图 6-52 带隙基准修整寄存器 (BG_TRIM)
76543210
RESERVEDBG_TRIM
R/W-0000R/W
表 6-76 BG_TRIM 字段说明
位字段类型复位说明
7-4RESERVEDR/W0000RESERVED
3-0BG_TRIMR/W未定义该寄存器可修整内部带隙基准。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.33 VINA 输入电阻器修整寄存器（地址 = 0x07E）[复位 = 未定义]

图 6-53 VINA 输入电阻调整寄存器 (RTRIM_A)
76543210
RTRIM
R/W
表 6-77 RTRIM_A 字段说明
位字段类型复位说明
7-0RTRIM_AR/W未定义该寄存器可控制 VINA ADC 输入终端修整。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.34 VINB 输入电阻器修整寄存器（地址 = 0x07F）[复位 = 未定义]

图 6-54 VINB 输入电阻调整寄存器 (RTRIM_B)
76543210
RTRIM
R/W
表 6-78 RTRIM_B 字段说明
位字段类型复位说明
7-0RTRIM_BR/W未定义该寄存器可控制 VINB ADC 输入终端修整。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.35 A-ADC、单通道模式、前台校准寄存器的时序调整（地址 = 0x080）[复位 = 未定义]

图 6-55 寄存器 (TADJ_A_FG90)
76543210
TADJ_A_FG90
R/W
表 6-79 TADJ_A_FG90 字段说明
位字段类型复位说明
7-0TADJ_A_FG90R/W未定义该寄存器（以及其他后续 TADJ* 寄存器）用于调整每个 ADC 内核的采样时刻。在后台校准的不同模式或阶段，不同的 TADJ 寄存器适用于不同的 ADC。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.36 B-ADC、单通道模式、前台校准寄存器的时序调整（地址 = 0x081）[复位 = 未定义]

图 6-56 寄存器 (TADJ_B_FG0)
76543210
TADJ_B_FG0
R/W
表 6-80 TADJ_B_FG0 字段说明
位字段类型复位说明
7-0TADJ_B_FG0R/W未定义该寄存器（以及其他后续 TADJ* 寄存器）用于调整每个 ADC 内核的采样时刻。在后台校准的不同模式或阶段，不同的 TADJ 寄存器适用于不同的 ADC。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.37 A-ADC、单通道模式、后台校准寄存器的时序调整（地址 = 0x082）[复位 = 未定义]

图 6-57 寄存器 (TADJ_A_BG90)
76543210
TADJ_A_BG90
R/W
表 6-81 TADJ_B_FG0 字段说明
位字段类型复位说明
7-0TADJ_A_BG90R/W未定义该寄存器（以及其他后续 TADJ* 寄存器）用于调整每个 ADC 内核的采样时刻。在后台校准的不同模式或阶段，不同的 TADJ 寄存器适用于不同的 ADC。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.38 C-ADC、单通道模式、后台校准寄存器的时序调整（地址 = 0x083）[复位 = 未定义]

图 6-58 C-ADC、单通道模式、后台校准寄存器的时序调整 (TADJ_C_BG0)
76543210
TADJ_C_BG0
R/W
表 6-82 TADJ_B_FG0 字段说明
位字段类型复位说明
7-0TADJ_C_BG0R/W未定义该寄存器（以及其他后续 TADJ* 寄存器）用于调整每个 ADC 内核的采样时刻。在后台校准的不同模式或阶段，不同的 TADJ 寄存器适用于不同的 ADC。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.39 C-ADC、单通道模式、后台校准寄存器的时序调整（地址 = 0x084）[复位 = 未定义]

图 6-59 C-ADC、单通道模式、后台校准寄存器的时序调整 (TADJ_C_BG90)
76543210
TADJ_C_BG90
R/W
表 6-83 TADJ_B_FG0 字段说明
位字段类型复位说明
7-0TADJ_C_BG90R/W未定义该寄存器（以及其他后续 TADJ* 寄存器）用于调整每个 ADC 内核的采样时刻。在后台校准的不同模式或阶段，不同的 TADJ 寄存器适用于不同的 ADC。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.40 B-ADC、单通道模式、后台校准寄存器的时序调整（地址 = 0x085）[复位 = 未定义]

图 6-60 B-ADC、单通道模式、后台校准寄存器的时序调整 (TADJ_B_BG0)
76543210
TADJ_B_BG0
R/W
表 6-84 TADJ_B_FG0 字段说明
位字段类型复位说明
7-0TADJ_B_BG0R/W未定义该寄存器（以及其他后续 TADJ* 寄存器）用于调整每个 ADC 内核的采样时刻。在后台校准的不同模式或阶段，不同的 TADJ 寄存器适用于不同的 ADC。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.41 A-ADC、双通道模式寄存器的时序调整（地址 = 0x086）[复位 = 未定义]

图 6-61 A-ADC、双通道模式寄存器的时序调整 (TADJ_A)
76543210
TADJ_A
R/W
表 6-85 TADJ_A 字段说明
位字段类型复位说明
7-0TADJ_AR/W未定义该寄存器（以及其他后续 TADJ* 寄存器）用于调整每个 ADC 内核的采样时刻。在后台校准的不同模式或阶段，不同的 TADJ 寄存器适用于不同的 ADC。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.42 用于 A-ADC 的 C-ADC、双通道模式寄存器的时序调整（地址 = 0x087）[复位 = 未定义]

图 6-62 用于 A-ADC 的 C-ADC、双通道模式寄存器的时序调整 (TADJ_CA)
76543210
TADJ_CA
R/W
表 6-86 TADJ_CA 字段说明
位字段类型复位说明
7-0TADJ_CAR/W未定义该寄存器（以及其他后续 TADJ* 寄存器）用于调整每个 ADC 内核的采样时刻。在后台校准的不同模式或阶段，不同的 TADJ 寄存器适用于不同的 ADC。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.43 用于 B-ADC 的 C-ADC、双通道模式寄存器的时序调整（地址 = 0x088）[复位 = 未定义]

图 6-63 用于 B-ADC 的 C-ADC、双通道模式寄存器的时序调整 (TADJ_CB)
76543210
TADJ_CB
R/W
表 6-87 TADJ_CB 字段说明
位字段类型复位说明
7-0TADJ_CBR/W未定义该寄存器（以及其他后续 TADJ* 寄存器）用于调整每个 ADC 内核的采样时刻。在后台校准的不同模式或阶段，不同的 TADJ 寄存器适用于不同的 ADC。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.44 B-ADC、双通道模式寄存器的时序调整（地址 = 0x089）[复位 = 未定义]

图 6-64 B-ADC、双通道模式寄存器的时序调整 (TADJ_B)
76543210
TADJ_B
R/W
表 6-88 TADJ_B 字段说明
位字段类型复位说明
7-0TADJ_BR/W未定义该寄存器（以及其他后续 TADJ* 寄存器）用于调整每个 ADC 内核的采样时刻。在后台校准的不同模式或阶段，不同的 TADJ 寄存器适用于不同的 ADC。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.45 A-ADC 和 INA 寄存器的偏移调整（地址 = 0x08A-0x08B）[复位 = 未定义]

图 6-65 A-ADC 和 INA 寄存器的偏移调整 (OADJ_A_INA)
15141312111098
RESERVEDOADJ_A_INA[11:8]
R/W-0000R/W
76543210
OADJ_A_INA[7:0]
R/W
表 6-89 OADJ_A_INA 字段说明
位字段类型复位说明
15-12RESERVEDR/W0000RESERVED
11-0OADJ_A_INAR/W未定义ADC0 对 INA 进行采样时，应用 ADC0 (A-ADC) 的偏移调整。格式为无符号型。复位后，可以根据需要读取和调整出厂修整值。

重要说明：
  • 在进行前台校准时切勿写入 OADJ* 寄存器
  • 如果设置了 CAL_BG 和 CAL_BGOS，则切勿写入 OADJ* 寄存器
  • 如果 CAL_OS = 1 且 CAL_BGOS = 0，则在 FG_DONE = 1 时仅读取 OADJ* 寄存器
  • 如果 CAL_BG = 1 且 CAL_BGOS = 1，则仅在 CAL_STOPPED = 1 时读取 OADJ* 寄存器

6.6.1.46 A-ADC 和 INB 寄存器的偏移调整（地址 = 0x08C-0x08D）[复位 = 未定义]

图 6-66 A-ADC 和 INB 寄存器的偏移调整 (OADJ_A_INB)
15141312111098
RESERVEDOADJ_A_INB[11:8]
R/W-0000R/W
76543210
OADJ_A_INB[7:0]
R/W
表 6-90 OADJ_A_INB 字段说明
位字段类型复位说明
15-12RESERVEDR/W0000RESERVED
11-0OADJ_A_INBR/W未定义ADC0 对 INB 进行采样时，应用 ADC0 (A-ADC) 的偏移调整。格式为无符号型。复位后，可以根据需要读取和调整出厂修整值。

重要说明：
  • 在进行前台校准时切勿写入 OADJ* 寄存器
  • 如果设置了 CAL_BG 和 CAL_BGOS，则切勿写入 OADJ* 寄存器
  • 如果 CAL_OS = 1 且 CAL_BGOS = 0，则在 FG_DONE = 1 时仅读取 OADJ* 寄存器
  • 如果 CAL_BG = 1 且 CAL_BGOS = 1，则仅在 CAL_STOPPED = 1 时读取 OADJ* 寄存器

6.6.1.47 C-ADC 和 INA 寄存器的偏移调整（地址 = 0x08E-0x08F）[复位 = 未定义]

图 6-67 C-ADC 和 INA 寄存器的偏移调整 (OADJ_C_INA)
15141312111098
RESERVEDOADJ_C_INA[11:8]
R/W-0000R/W
76543210
OADJ_C_INA[7:0]
R/W
表 6-91 OADJ_C_INA 字段说明
位字段类型复位说明
15-12RESERVEDR/W0000RESERVED
11-0OADJ_C_INAR/W未定义ADC1 对 INA 进行采样时，应用 ADC1 (A-ADC) 的偏移调整。格式为无符号型。复位后，可以根据需要读取和调整出厂修整值。

重要说明：
  • 在进行前台校准时切勿写入 OADJ* 寄存器
  • 如果设置了 CAL_BG 和 CAL_BGOS，则切勿写入 OADJ* 寄存器
  • 如果 CAL_OS = 1 且 CAL_BGOS = 0，则在 FG_DONE = 1 时仅读取 OADJ* 寄存器
  • 如果 CAL_BG = 1 且 CAL_BGOS = 1，则仅在 CAL_STOPPED = 1 时读取 OADJ* 寄存器

6.6.1.48 C-ADC 和 INB 寄存器的偏移调整（地址 = 0x090-0x091）[复位 = 未定义]

图 6-68 C-ADC 和 INB 寄存器的偏移调整 (OADJ_C_INB)
15141312111098
RESERVEDOADJ_C_INB[11:8]
R/W-0000R/W
76543210
OADJ_C_INB[7:0]
R/W
表 6-92 OADJ_C_INB 字段说明
位字段类型复位说明
15-12RESERVEDR/W0000RESERVED
11-0OADJ_C_INBR/W未定义ADC1 对 INB 进行采样时，应用 ADC1 (A-ADC) 的偏移调整。格式为无符号型。复位后，可以根据需要读取和调整出厂修整值。

重要说明：
  • 在进行前台校准时切勿写入 OADJ* 寄存器
  • 如果设置了 CAL_BG 和 CAL_BGOS，则切勿写入 OADJ* 寄存器
  • 如果 CAL_OS = 1 且 CAL_BGOS = 0，则在 FG_DONE = 1 时仅读取 OADJ* 寄存器
  • 如果 CAL_BG = 1 且 CAL_BGOS = 1，则仅在 CAL_STOPPED = 1 时读取 OADJ* 寄存器

6.6.1.49 B-ADC 和 INA 寄存器的偏移调整（地址 = 0x092-0x093）[复位 = 未定义]

图 6-69 B-ADC 和 INA 寄存器的偏移调整 (OADJ_B_INA)
15141312111098
RESERVEDOADJ_B_INA[11:8]
R/W-0000R/W
76543210
OADJ_B_INA[7:0]
R/W
表 6-93 OADJ_B_INA 字段说明
位字段类型复位说明
15-12RESERVEDR/W0000RESERVED
11-0OADJ_B_INAR/W未定义ADC2 对 INA 进行采样时，应用 ADC2 (B-ADC) 的偏移调整。格式为无符号型。复位后，可以根据需要读取和调整出厂修整值。

重要说明：
  • 在进行前台校准时切勿写入 OADJ* 寄存器
  • 如果设置了 CAL_BG 和 CAL_BGOS，则切勿写入 OADJ* 寄存器
  • 如果 CAL_OS = 1 且 CAL_BGOS = 0，则在 FG_DONE = 1 时仅读取 OADJ* 寄存器
  • 如果 CAL_BG = 1 且 CAL_BGOS = 1，则仅在 CAL_STOPPED = 1 时读取 OADJ* 寄存器

6.6.1.50 B-ADC 和 INB 寄存器的偏移调整（地址 = 0x094-0x095）[复位 = 未定义]

图 6-70 B-ADC 和 INB 寄存器的偏移调整 (OADJ_B_INB)
15141312111098
RESERVEDOADJ_B_INB[11:8]
R/W-0000R/W
76543210
OADJ_B_INB[7:0]
R/W
表 6-94 OADJ_B_INB 字段说明
位字段类型复位说明
15-12RESERVEDR/W0000RESERVED
11-0OADJ_B_INBR/W未定义ADC2 对 INB 进行采样时，应用 ADC2 (B-ADC) 的偏移调整。格式为无符号型。复位后，可以根据需要读取和调整出厂修整值。

重要说明：
  • 在进行前台校准时切勿写入 OADJ* 寄存器
  • 如果设置了 CAL_BG 和 CAL_BGOS，则切勿写入 OADJ* 寄存器
  • 如果 CAL_OS = 1 且 CAL_BGOS = 0，则在 FG_DONE = 1 时仅读取 OADJ* 寄存器
  • 如果 CAL_BG = 1 且 CAL_BGOS = 1，则仅在 CAL_STOPPED = 1 时读取 OADJ* 寄存器

6.6.1.51 偏移滤波控制 0 寄存器（地址 = 0x097）[复位 = 0x00]

图 6-71 偏移滤波控制 0 寄存器 (OSFILT0)
76543210
RESERVEDDC_RESTORE
R/W-0000 000R/W
表 6-95 OSFILT0 字段说明
位字段类型复位说明
7-1RESERVEDR/W0000 000RESERVED
0DC_RESTORER/W0设置后，偏移电压滤波特性（由 CAL_OSFILT 使能）仅滤除 ADC 组之间的偏移不匹配，不会消除直流附近的频率成分。清零后，该特性会过滤来自所有组的所有偏移，从而过滤信号中的所有直流成分；请参阅偏移滤波 部分。

6.6.1.52 偏移滤波控制 1 寄存器（地址 = 0x098）[复位 = 0x33]

图 6-72 偏移滤波控制 1 寄存器 (OSFILT1)
76543210
OSFILT_BWOSFILT_SOAK
R/W-0011R/W-0011
表 6-96 OSFILT1 字段说明
位字段类型复位说明
7-4OSFILT_BWR/W0011该字段调整偏移滤波特性（通过 CAL_OSFILT 使能）的 IIR 滤波器带宽。更高的带宽会抑制来自 ADC 的更多闪烁噪声并减少偏移杂散。较小的带宽可最大限度地减小滤波器对任务模式信号的影响。
OSFILT_BW：IIR 系数：–3dB 带宽（单面）
0：保留
1：2-10：609e-9 × FDEVCLK
2：2-11：305e-9 × FDEVCLK
3：2-12：152e-9 × FDEVCLK
4：2-13：76e-9 × FDEVCLK
5：2-14：38e-9 × FDEVCLK
6-15：保留
3-0OSFILT_SOAKR/W0011该字段调整偏移滤波特性的 IIR 均热时间。当偏移滤波和后台校准都使能时，该字段适用。该字段决定在校准 ADC 后首次连接到 ADC 时允许 IIR 滤波器用于稳定的时间。均热时间结束后，使用 IIR 滤波器将 ADC 置于在线状态。设置 OSFILT_SOAK = OSFILT_BW。

6.6.1.53 ADC 组寄存器（0x100 至 0x15F）

表 6-97 ADC 组寄存器
地址复位首字母缩写词寄存器名称章节
0x100-0x101未定义RESERVEDRESERVED—
0x102未定义B0_TIME_0组 0（0° 时钟）寄存器的时序调整节 6.6.1.54
0x103未定义B0_TIME_90组 0（-90° 时钟）寄存器的时序调整节 6.6.1.55
0x104-0x111未定义RESERVEDRESERVED—
0x112未定义B1_TIME_0组 1（0° 时钟）寄存器的时序调整节 6.6.1.56
0x113未定义B1_TIME_90组 1（-90° 时钟）寄存器的时序调整节 6.6.1.57
0x114-0x121未定义RESERVEDRESERVED—
0x122未定义B2_TIME_0组 2（0° 时钟）寄存器的时序调整节 6.6.1.58
0x123未定义B2_TIME_90组 2（-90° 时钟）寄存器的时序调整节 6.6.1.59
0x124-0x131未定义RESERVEDRESERVED—
0x132未定义B3_TIME_0组 3（0° 时钟）寄存器的时序调整节 6.6.1.60
0x133未定义B3_TIME_90组 3（-90° 时钟）寄存器的时序调整节 6.6.1.61
0x134-0x141未定义RESERVEDRESERVED—
0x142未定义B4_TIME_0组 4（0° 时钟）寄存器的时序调整节 6.6.1.62
0x143未定义B4_TIME_90组 4（-90° 时钟）寄存器的时序调整节 6.6.1.63
0x144-0x151未定义RESERVEDRESERVED—
0x152未定义B5_TIME_0组 5（0° 时钟）寄存器的时序调整节 6.6.1.64
0x153未定义B5_TIME_90组 5（-90° 时钟）寄存器的时序调整节 6.6.1.65
0x154-0x15F未定义RESERVEDRESERVED—

6.6.1.54 组 0（0° 时钟）寄存器的时序调整（地址 = 0x102）[复位 = 未定义]

图 6-73 组 0（0° 时钟）寄存器的时序调整 (B0_TIME_0)
76543210
B0_TIME_0
R/W
表 6-98 B0_TIME_0 字段说明
位字段类型复位说明
7-0B0_TIME_0R/W未定义组 0 的时间调整（在 ADC 配置为 0° 时钟相位时应用）。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.55 组 0（-90° 时钟）寄存器的时序调整（地址 = 0x103）[复位 = 未定义]

图 6-74 组 0（-90° 时钟）寄存器的时序调整 (B0_TIME_90)
76543210
B0_TIME_90
R/W
表 6-99 B0_TIME_90 字段说明
位字段类型复位说明
7-0B0_TIME_90R/W未定义组 0 的时间调整（在 ADC 配置为 -90° 时钟相位时应用）。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.56 组 1（0° 时钟）寄存器的时序调整（地址 = 0x112）[复位 = 未定义]

图 6-75 组 1（0° 时钟）寄存器的时序调整 (B1_TIME_0)
76543210
B1_TIME_0
R/W
表 6-100 B1_TIME_0 字段说明
位字段类型复位说明
7-0B1_TIME_0R/W未定义组 1 的时间调整（在 ADC 配置为 0° 时钟相位时应用）。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.57 组 1（-90° 时钟）寄存器的时序调整（地址 = 0x113）[复位 = 未定义]

图 6-76 组 1（-90° 时钟）寄存器的时序调整 (B1_TIME_90)
76543210
B1_TIME_90
R/W
表 6-101 B1_TIME_90 字段说明
位字段类型复位说明
7-0B1_TIME_90R/W未定义组 1 的时间调整（在 ADC 配置为 -90° 时钟相位时应用）。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.58 组 2（0° 时钟）寄存器的时序调整（地址 = 0x122）[复位 = 未定义]

图 6-77 组 2（0° 时钟）寄存器的时序调整 (B2_TIME_0)
76543210
B2_TIME_0
R/W
表 6-102 B2_TIME_0 字段说明
位字段类型复位说明
7-0B2_TIME_0R/W未定义组 2 的时间调整（在 ADC 配置为 0° 时钟相位时应用）。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.59 组 2（-90° 时钟）寄存器的时序调整（地址 = 0x123）[复位 = 未定义]

图 6-78 组 2（-90° 时钟）寄存器的时序调整 (B2_TIME_90)
76543210
B2_TIME_90
R/W
表 6-103 B2_TIME_90 字段说明
位字段类型复位说明
7-0B2_TIME_90R/W未定义组 2 的时间调整（在 ADC 配置为 -90° 时钟相位时应用）。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.60 组 3（0° 时钟）寄存器的时序调整（地址 = 0x132）[复位 = 未定义]

图 6-79 组 3（0° 时钟）寄存器的时序调整 (B3_TIME_0)
76543210
B3_TIME_0
R/W
表 6-104 B3_TIME_0 字段说明
位字段类型复位说明
7-0B3_TIME_0R/W未定义组 3 的时间调整（在 ADC 配置为 0° 时钟相位时应用）。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.61 组 3（-90° 时钟）寄存器的时序调整（地址 = 0x133）[复位 = 未定义]

图 6-80 组 3（-90° 时钟）寄存器的时序调整 (B3_TIME_90)
76543210
B3_TIME_90
R/W
表 6-105 B3_TIME_90 字段说明
位字段类型复位说明
7-0B3_TIME_90R/W未定义组 3 的时间调整（在 ADC 配置为 -90° 时钟相位时应用）。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.62 组 4（0° 时钟）寄存器的时序调整（地址 = 0x142）[复位 = 未定义]

图 6-81 组 4（0° 时钟）寄存器的时序调整 (B4_TIME_0)
76543210
B4_TIME_0
R/W
表 6-106 B4_TIME_0 字段说明
位字段类型复位说明
7-0B4_TIME_0R/W未定义组 4 的时间调整（在 ADC 配置为 0° 时钟相位时应用）。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.63 组 4（-90° 时钟）寄存器的时序调整（地址 = 0x143）[复位 = 未定义]

图 6-82 组 4（-90° 时钟）寄存器的时序调整 (B4_TIME_90)
76543210
B4_TIME_90
R/W
表 6-107 B4_TIME_90 字段说明
位字段类型复位说明
7-0B4_TIME_90R/W未定义组 4 的时间调整（在 ADC 配置为 -90° 时钟相位时应用）。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.64 组 5（0° 时钟）寄存器的时序调整（地址 = 0x152）[复位 = 未定义]

图 6-83 组 5（0° 时钟）寄存器的时序调整 (B5_TIME_0)
76543210
B5_TIME_0
R/W
表 6-108 B5_TIME_0 字段说明
位字段类型复位说明
7-0B5_TIME_0R/W未定义组 5 的时间调整（在 ADC 配置为 0° 时钟相位时应用）。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.65 组 5（-90° 时钟）寄存器的时序调整（地址 = 0x153）[复位 = 未定义]

图 6-84 组 5（-90° 时钟）寄存器的时序调整 (B5_TIME_90)
76543210
B5_TIME_90
R/W
表 6-109 B5_TIME_90 字段说明
位字段类型复位说明
7-0B5_TIME_90R/W未定义组 5 的时间调整（在 ADC 配置为 -90° 时钟相位时应用）。复位后，可以根据需要读取和调整出厂修整值。

6.6.1.66 LSB 控制寄存器（0x160 至 0x1FF）

表 6-110 LSB 控制寄存器
地址复位首字母缩写词寄存器名称章节
0x1600x00ENC_LSBLSB 控制位输出寄存器图 6-85
0x161-0x1FF未定义RESERVEDRESERVED—

6.6.1.67 LSB 控制位输出寄存器（地址 = 0x160）[复位 = 0x00]

图 6-85 LSB 控制位输出寄存器 (ENC_LSB)
76543210
RESERVEDTIMESTAMP_EN
R/W-0000 000R/W-0
表 6-111 ENC_LSB 字段说明
位字段类型复位说明
7-1RESERVEDR/W0000 000RESERVED
0TIMESTAMP_ENR/W0设置后，传输层可在输出样本的 LSB 上传输时间戳信号。仅在 1 倍抽取率（DDC 旁路）模式下受支持。TIMESTAMP_EN 的优先级高于 CAL_STATE_EN。使用时间戳时，TMSTP_RECV_EN 也必须设置为高电平。时间戳信号的延迟（在整个器件上）与模拟 ADC 输入的延迟相匹配。

在 8 位模式下，控制位置于 8 位样本的 LSB 上（留下 7 位样本数据）。如果器件配置为传输 12 位数据，则将控制位置于 12 位数据的 LSB 上（留下 11 位样本数据）。
该寄存器使能的控制位绝不会在 ILA 中广播（在 ILA 中 CS 字段为 0）。

6.6.1.68 JESD204B 寄存器（0x200 至 0x20F）

表 6-112 JESD204B 寄存器
地址复位首字母缩写词寄存器名称章节
0x2000x01JESD_ENJESD204B 使能寄存器节 6.6.1.69
0x2010x02JMODEJESD204B 模式寄存器节 6.6.1.70
0x2020x1FKM1JESD204B K 参数寄存器节 6.6.1.71
0x2030x01JSYNC_NJESD204B 手动 SYNC 请求寄存器节 6.6.1.72
0x2040x02JCTRLJESD204B 控制寄存器节 6.6.1.73
0x2050x00JTESTJESD204B 测试模式控制寄存器节 6.6.1.74
0x2060x00DIDJESD204B DID 参数寄存器节 6.6.1.75
0x2070x00FCHARJESD204B 帧字符寄存器节 6.6.1.76
0x208未定义JESD_STATUSJESD204B 系统状态寄存器节 6.6.1.77
0x2090x00PD_CHJESD204B 通道断电节 6.6.1.78
0x20A0x00JEXTRA_AJESD204B 额外通道使能（链路 A）节 6.6.1.79
0x20B0x00JEXTRA_BJESD204B 额外通道使能（链路 B）节 6.6.1.80
0x20C-0x20F未定义RESERVEDRESERVED—

6.6.1.69 JESD204B 使能寄存器（地址 = 0x200）[复位 = 0x01]

图 6-86 JESD204B 使能寄存器 (JESD_EN)
76543210
RESERVEDJESD_EN
R/W-0000 000R/W-1
表 6-113 JESD_EN 字段说明
位字段类型复位说明
7-1RESERVEDR/W0000 000RESERVED
0JESD_ENR/W10：禁用 JESD204B 接口
1：使能 JESD204B 接口

更改其他 JESD204B 寄存器之前，必须将 JESD_EN 清零。当 JESD_EN 为 0 时，该块保持复位状态，串行器断电。时钟关闭以省电。LMFC 计数器也保持在复位状态，因此 SYSREF 不会对齐 LMFC。
在设置 JESD_EN 之前，务必设置 CAL_EN。
在清零 CAL_EN 之前，务必清零 JESD_EN。

6.6.1.70 JESD204B 模式寄存器（地址 = 0x201）[复位 = 0x02]

图 6-87 JESD204B 模式寄存器 (JMODE)
76543210
RESERVEDJMODE
R/W-000R/W-0001 0
表 6-114 JMODE 字段说明
位字段类型复位说明
7-5RESERVEDR/W000RESERVED
4-0JMODER/W0001 0指定 JESD204B 输出模式（包括 DDC 抽取因子）。

仅当 JESD_EN = 0 且 CAL_EN = 0 时更改该寄存器。

6.6.1.71 JESD204B K 参数寄存器（地址 = 0x202）[复位 = 0x1F]

图 6-88 JESD204B K 参数寄存器 (KM1)
76543210
RESERVEDKM1
R/W-000R/W-1111 1
表 6-115 KM1 字段说明
位字段类型复位说明
7-5RESERVEDR/W000RESERVED
4-0KM1R/W1111 1K 表示每个多帧的帧数，该寄存器必须编程为 K-1。根据 JMODE 设置，K 的合法值受到约束（默认设置：KM1 = 31、K = 32）。

仅在 JESD_EN 为 0 时更改该寄存器。

6.6.1.72 JESD204B 手动 SYNC 请求寄存器（地址 = 0x203）[复位 = 0x01]

图 6-89 JESD204B 手动 SYNC 请求寄存器 (JSYNC_N)
76543210
RESERVEDJSYNC_N
R/W-0000 000R/W-1
表 6-116 JSYNC_N 字段说明
位字段类型复位说明
7-1RESERVEDR/W0000 000RESERVED
0JSYNC_NR/W1将该位设置为 0 以请求 JESD204B 同步（相当于使 SYNCSE 引脚生效）。正常运行时，将该位设置为 1。

无论 SYNC_SEL 寄存器如何设置，JSYNC_N 寄存器始终可以生成同步请求。但是，如果所选的 SYNC 引脚保持低电平，除非对 SYNC_SEL = 2 进行编程，否则无法将同步请求置为无效。

6.6.1.73 JESD204B 控制寄存器（地址 = 0x204）[复位 = 0x02]

图 6-90 JESD204B 控制寄存器 (JCTRL)
76543210
RESERVEDSYNC_SELSFORMATSCR
R/W-0000R/W-00R/W-1R/W-0
表 6-117 JCTRL 字段说明
位字段类型复位说明
7-4RESERVEDR/W0000RESERVED
3-2SYNC_SELR/W000：使用 SYNC~ 功能的 SYNCSE 输入（默认值）
1：使用 TMSTP± 差分输入来实现 SYNC~ 功能；还必须设置 TMSTP_RECV_EN
2：请勿使用任何同步输入信号(通过 JSYNC_N 使用软件 SYNC~)
1SFORMATR/W1JESD204B 样本的输出样本格式。

0：偏移二进制
1：有符号的二进制补码（默认）
0SCRR/W00：禁用扰频器（默认）
1：使能扰频器

仅当 JESD_EN 为 0 时更改此寄存器。

6.6.1.74 JESD204B 测试模式控制寄存器（地址 = 0x205）[复位 = 0x00]

图 6-91 JESD204B 测试模式控制寄存器 (JTEST)
76543210
RESERVEDJTEST
R/W-0000R/W-0000
表 6-118 JTEST 字段说明
位字段类型复位说明
7-4RESERVEDR/W0000RESERVED
3-0JTESTR/W00000：禁用测试模式；正常运行（默认值）
1：PRBS7 测试模式
2：PRBS15 测试模式
3：PRBS23 测试模式
4：斜坡测试模式
5：传输层测试模式
6：D21.5 测试模式
7：K28.5 测试模式
8：重复的 ILA 测试模式
9：修改的 RPAT 测试模式
10：串行输出保持低电平
11：串行输出保持高电平
12–15：保留

仅在 JESD_EN 为 0 时更改该寄存器。

6.6.1.75 JESD204B DID 参数寄存器（地址 = 0x206）[复位 = 0x00]

图 6-92 JESD204B DID 参数寄存器 (DID)
76543210
DID
R/W-0000 0000
表 6-119 DID 字段说明
位字段类型复位说明
7-0DIDR/W0000 0000指定在 JESD204B ILA 的第二个多帧期间传输的器件 ID (DID) 值。链路 A 传输 DID，链路 B 传输 DID+1。位 0 被忽略，并且始终返回 0（如果对奇数进行设定，则该数字递减至偶数）。

仅在 JESD_EN 为 0 时更改该寄存器。

6.6.1.76 JESD204B 帧字符寄存器（地址 = 0x207）[复位 = 0x00]

图 6-93 JESD204B 帧字符寄存器 (FCHAR)
76543210
RESERVEDFCHAR
R/W-0000 00R/W-00
表 6-120 FCHAR 字段说明
位字段类型复位说明
7-2RESERVEDR/W0000 00RESERVED
1-0FCHARR/W00指定用于表示帧结束的逗号字符。该字符根据情况传输（请参阅节 6.3.6.3.4 部分）。

0：使用 K28.7（默认值，符合 JESD204B）
1：使用 K28.1（不符合 JESD204B）
2：使用 K28.5（不符合 JESD204B）
3：保留
使用 JESD204B 接收器时，必须使用 FCHAR=0。当使用通用 8b、10b 接收器时，K28.7 字符可能会导致问题发生。当 K28.7 与某些数据字符组合时，可能会出现错误、未对齐的逗号字符，而且某些接收器会重新对齐到错误的逗号。为避免这种情况，应将 FCHAR 设定为 1 或 2。

仅在 JESD_EN 为 0 时更改该寄存器。

6.6.1.77 JESD204B 系统状态寄存器（地址 = 0x208）[复位 = 未定义]

图 6-94 JESD204B 系统状态寄存器 (JESD_STATUS)
76543210
RESERVEDLINK_UPSYNC_STATUSREALIGNEDALIGNEDPLL_LOCKEDRESERVED
RRRR/WR/WRR
表 6-121 JESD_STATUS 字段说明
位字段类型复位说明
7RESERVEDR未定义RESERVED
6LINK_UPR未定义设置后，该位表示 JESD204B 链路已启动。
5SYNC_STATUSR未定义返回 JESD204B SYNC~ 信号的状态。

0：SYNC~ 置为有效
1：SYNC~ 置为无效
4REALIGNEDR/W未定义当为高电平时，该位表示内部数字时钟、帧时钟或多帧 (LMFC) 时钟相位由 SYSREF 重新对齐。写入 1 以将该位清零。
3ALIGNEDR/W未定义当为高电平时，该位表示 SYSREF 已建立多帧 (LMFC) 时钟相位。启用 JESD204B 编码器后的第一个 SYSREF 事件将设置该位。写入 1 以将该位清零。
2PLL_LOCKEDR未定义当为高电平时，该位表示 PLL 被锁定。
1-0RESERVEDR未定义RESERVED

6.6.1.78 JESD204B 通道断电寄存器（地址 = 0x209）[复位 = 0x00]

图 6-95 JESD204B 通道断电寄存器 (PD_CH)
76543210
RESERVEDPD_BCHPD_ACH
R/W-0000 00R/W-0R/W-0
表 6-122 PD_CH 字段说明
位字段类型复位说明
7-2RESERVEDR/W0000 00RESERVED
1PD_BCHR/W0该位置位时，B ADC 通道断电。绑定到 B ADC 通道的数字通道也会断电（请参阅数字通道绑定寄存器）。

重要说明：
在更改 PD_CH 之前设置 JESD_EN = 0。
要将两个 ADC 通道断电，请使用 MODE。
如果两个通道都断电，则整个 JESD204B 子系统（包括 PLL 和 LMFC）将断电
如果所选的 JESD204B 模式在链路 A 上传输 A 和 B 数据，而 B 数字通道被禁用，则链路 A 保持运行状态、但 B 通道样本未定义。
0PD_ACHR/W0该位置位时，A ADC 通道断电。绑定到 A ADC 通道的数字通道也会断电（数字通道绑定寄存器）。

重要说明：
在更改 PD_CH 之前设置 JESD_EN = 0。
要将两个 ADC 通道断电，请使用 MODE。
如果两个通道都断电，则整个 JESD204B 子系统（包括 PLL 和 LMFC）将断电
如果所选的 JESD204B 模式在链路 A 上传输 A 和 B 数据，而 B 数字通道被禁用，则链路 A 保持运行状态、但 B 通道样本未定义。

6.6.1.79 JESD204B 额外通道使能（链路 A）寄存器（地址 = 0x20A）[复位 = 0x00]

图 6-96 JESD204B 额外通道使能（链路 A）寄存器 (JEXTRA_A)
76543210
EXTRA_LANE_AEXTRA_SER_A
R/W-0000 000R/W-0
表 6-123 JESD204B 额外通道使能（链路 A）字段说明
位字段类型复位说明
7-1EXTRA_LANE_AR/W0000 000对这些寄存器位进行编程以使能额外的通道（即使选定的 JMODE 不需要使能这些通道）。EXTRA_LANE_A (n) 使能 An（n = 1 至 7）。该寄存器会为受影响的通道使能链路层时钟。要使能额外串行化，请设置 EXTRA_SER_A = 1。
0EXTRA_SER_AR/W00：仅使能额外通道的链路层时钟。
1：此外还使能了用于额外通道的串行器。使用此模式可从额外的通道传输数据。
重要说明：
仅在 JESD_EN = 0 时更改该寄存器。
额外通道的比特率和模式通过 JMODE 和 JTEST 参数设置。
此寄存器不会覆盖 PD_CH 寄存器，因此请确保链路已使能才能使用此特性。
要使能串行器 n，还必须使能数字较小的通道 0 至 n-1，否则串行器 n 不会接收时钟。

6.6.1.80 JESD204B 额外通道使能（链路 B）寄存器（地址 = 0x20B）[复位 = 0x00]

图 6-97 JESD204B 额外通道使能（链路 B）寄存器 (JEXTRA_B)
76543210
EXTRA_LANE_BEXTRA_SER_B
R/W-0000 000R/W-0
表 6-124 JESD204B 额外通道使能（链路 B）字段说明
位字段类型复位说明
7-1EXTRA_LANE_BR/W0000 000对这些寄存器位进行编程以使能额外的通道（即使选定的 JMODE 不需要使能这些通道）。EXTRA_LANE_B (n) 使能 Bn（n = 1 至 7）。该寄存器会为受影响的通道使能链路层时钟。要使能额外串行化，请设置 EXTRA_SER_B = 1。
0EXTRA_SER_BR/W00：仅使能额外通道的链路层时钟。
1：此外还使能了用于额外通道的串行器。使用此模式可从额外的通道传输数据。
重要说明：
仅在 JESD_EN = 0 时更改该寄存器。
额外通道的比特率和模式通过 JMODE 和 JTEST 参数设置。
此寄存器不会覆盖 PD_CH 寄存器，因此请确保链路已使能才能使用此特性。
要使能串行器 n，还必须使能数字较小的通道 0 至 n-1，否则串行器 n 不会接收时钟。

6.6.1.81 数字下变频器寄存器 (0x210-0x2AF)

表 6-125 数字下变频器和超范围寄存器
地址复位首字母缩写词寄存器名称章节
0x2100x00DDC_CFGDDC 配置寄存器节 6.6.1.82
0x2110xF2OVR_T0超范围阈值 0 寄存器节 6.6.1.83
0x2120xABOVR_T1超范围阈值 1 寄存器节 6.6.1.84
0x2130x07OVR_CFG超范围配置寄存器节 6.6.1.85
0x2140x00CMODEDDC 配置预设模式寄存器节 6.6.1.86
0x2150x00CSELDDC 配置预设选择寄存器节 6.6.1.87
0x2160x02DIG_BIND数字通道绑定寄存器节 6.6.1.88
0x217-0x2180x0000NCO_RDIVRational NCO 基准除数寄存器节 6.6.1.89
0x2190x02NCO_SYNCNCO 同步寄存器节 6.6.1.90
0x21A-0x21F未定义RESERVEDRESERVED—
0x220-0x2230xC0000000FREQA0NCO 频率（DDC A 预设 0）节 6.6.1.91
0x224-0x2250x0000PHASEA0NCO 相位（DDC A 预设 0）节 6.6.1.92
0x226-0x227未定义RESERVEDRESERVED—
0x228-0x22B0xC0000000FREQA1NCO 频率（DDC A 预设 1）节 6.6.1.91
0x22C-0x22D0x0000PHASEA1NCO 相位（DDC A 预设 1）节 6.6.1.92
0x22E-0x22F未定义RESERVEDRESERVED—
0x230-0x2330xC0000000FREQA2NCO 频率（DDC A 预设 2）节 6.6.1.91
0x234-0x2350x0000PHASEA2NCO 相位（DDC A 预设 2）节 6.6.1.92
0x236-0x237未定义RESERVEDRESERVED—
0x238-0x23B0xC0000000FREQA3NCO 频率（DDC A 预设 3）节 6.6.1.91
0x23C-0x23D0x0000PHASEA3NCO 相位（DDC A 预设 3）节 6.6.1.92
0x23E-0x23F未定义RESERVEDRESERVED—
0x240-0x2430xC0000000FREQB0NCO 频率（DDC B 预设 0）节 6.6.1.91
0x244-0x2450x0000PHASEB0NCO 相位（DDC B 预设 0）节 6.6.1.92
0x246-0x247未定义RESERVEDRESERVED—
0x248-0x24B0xC0000000FREQB1NCO 频率（DDC B 预设 1）节 6.6.1.91
0x24C-0x24D0x0000PHASEB1NCO 相位（DDC B 预设 1）节 6.6.1.92
0x24E-0x24F未定义RESERVEDRESERVED—
0x250-0x2530xC0000000FREQB2NCO 频率（DDC B 预设 2）节 6.6.1.91
0x254-0x2550x0000PHASEB2NCO 相位（DDC B 预设 2）节 6.6.1.92
0x256-0x257未定义RESERVEDRESERVED—
0x258-0x25B0xC0000000FREQB3NCO 频率（DDC B 预设 3）节 6.6.1.91
0x25C-0x25D0x0000PHASEB3NCO 相位（DDC B 预设 3）节 6.6.1.92
0x25E-0x296未定义RESERVEDRESERVED—
0x297未定义SPIN_IDSpin 标识值节 6.6.1.93
0x298-0x2AF未定义RESERVEDRESERVED—

6.6.1.82 DDC 配置寄存器（地址 = 0x210）[复位 = 0x00]

图 6-98 DDC 配置寄存器 (DDC_CFG)
76543210
RESERVEDD4_AP87D2_HIGH_PASSINVERT_SPECTRUM升压
R/W-0000R/W-0R/W-0R/W-0R/W-0
表 6-126 DDC_CFG 字段说明
位字段类型复位说明
7-4RESERVEDR/W0000RESERVED
3D4_AP87R/W00：4 倍抽取率模式使用 80% 混叠保护，抑制 > 80dB
1：4 倍抽取率模式使用 87.5% 混叠保护，抑制 > 60dB
2D2_HIGH_PASSR/W00：2 倍抽取率模式使用低通滤波器
1：2 倍抽取率模式使用高通滤波器。抽取高通信号会导致频谱反转。这个反相可通过设置 INVERT_SPECTRUM 来撤消。
1INVERT_SPECTRUMR/W00：未对输出频谱应用反转
1：输出频谱反转

。此寄存器仅在 DDC 使能且正在产生实际输出（非复数）时适用。通过将信号与 FSOUT / 2 混合，可将频谱反转（例如，将所有奇数样本反转）。
0升压R/W0DDC 增益控制。仅适用于具有复数抽取的 DDC 模式。

0：最终滤波器增益为 0dB（默认值）
1：最终滤波器的增益为 6.02dB。仅当确定输入信号的负图像被 DDC 滤除时才使用该设置，否则可能会发生数字削波。

6.6.1.83 超范围阈值 0 寄存器（地址 = 0x211）[复位 = 0xF2]

图 6-99 超范围阈值 0 寄存器 (OVR_T0)
76543210
OVR_T0
R/W-1111 0010
表 6-127 OVR_T0 字段说明
位字段类型复位说明
7-0OVR_T0R/W1111 0010超范围阈值 0。该参数可定义导致将控制位设置为 0 的绝对采样电平。以 dBFS（峰值）为单位的检测水平为：
20log10(OVR_T0 / 256)
默认值：0xF2 = 242 → –0.5 dBFS。

6.6.1.84 超范围阈值 1 寄存器（地址 = 0x212）[复位 = 0xAB]

图 6-100 超范围阈值 1 寄存器 (OVR_T1)
76543210
OVR_T1
R/W-1010 1011
表 6-128 OVR_T1 字段说明
位字段类型复位说明
7-0OVR_T1R/W1010 1011超范围阈值 1。该参数可定义导致将控制位设置为 1 的绝对采样电平。以 dBFS（峰值）为单位的检测水平为：
20log10(OVR_T1 / 256)
默认值：0xAB = 171 → –3.5 dBFS。

6.6.1.85 超范围配置寄存器（地址 = 0x213）[复位 = 0x07]

图 6-101 超范围配置寄存器 (OVR_CFG)
76543210
RESERVEDOVR_ENOVR_N
R/W-0000R/W-0R/W-111
表 6-129 OVR_CFG 字段说明
位字段类型复位说明
7-4RESERVEDR/W0000 0RESERVED
3OVR_ENR/W0设置为高电平时，可使能超范围状态输出引脚。当 OVR_EN 设置为低电平时，ORA0、ORA1、ORB0 和 ORB1 输出保持低电平状态。该寄存器仅影响超范围输出引脚 (ORxx)，而不影响数据样本中嵌入的超范围状态。
2-0OVR_N(1)R/W111对该寄存器进行编程，可调整 ORA0、ORA1 和 ORB0、ORB1 输出的扩展。超范围输出的最小脉冲持续时间为 8 × 2OVR_N DEVCLK 周期。将该字段递增会使监控周期加倍。
(1) 在 JESD_EN=1 时更改 OVR_N 设置可能会导致监控周期的相位发生变化。

6.6.1.86 DDC 配置预设模式寄存器（地址 = 0x214）[复位 = 0x00]

图 6-102 DDC 配置预设模式寄存器 (CMODE)
76543210
RESERVEDCMODE
R/W-0000 00R/W-00
表 6-130 CMODE 字段说明
位字段类型复位说明
7-2RESERVEDR/W0000 00RESERVED
1-0CMODER/W00DDC A 的 NCO 频率和相位由 FREQAx 和 PHASEAx 寄存器设置，DDC B 的 NCO 频率和相位由 FREQBx 和 PHASEBx 寄存器设置，其中 x 是配置预设（0 至 3）。

0：使用 CSEL 寄存器选择 DDC A 和 DDC B 的有效 NCO 配置预设
1：使用 NCOA[1:0] 引脚选择 DDC A 的有效 NCO 配置预设，使用 NCOB[1:0] 引脚选择 DDC B 的有效 NCO 配置预设
2：使用 NCOA[1:0] 引脚选择 DDC A 和 DDC B 的有效 NCO 配置预设
3：保留

6.6.1.87 DDC 配置预设选择寄存器（地址 = 0x215）[复位 = 0x00]

图 6-103 DDC 配置预设选择寄存器 (CSEL)
76543210
RESERVEDCSELBCSELA
R/W-0000R/W-00R/W-00
表 6-131 CSEL 字段说明
位字段类型复位说明
7-4RESERVEDR/W0000RESERVED
3-2CSELBR/W00当 CMODE = 0 时，该寄存器用于选择 DDC B 的活动 NCO 配置预设。
1-0CSELAR/W00当 CMODE = 0 时，该寄存器用于选择 DDC A 的活动 NCO 配置预设。

示例：如果 CSELA = 0，则 FREQA0和 PHASEA0 为有效设置。如果 CSELA = 1，则 FREQA1和 PHASEA1 为有效设置。

6.6.1.88 数字通道绑定寄存器（地址 = 0x216）[复位 = 0x02]

图 6-104 数字通道绑定寄存器 (DIG_BIND)
76543210
RESERVEDDIG_BIND_BDIG_BIND_A
R/W-0000 00R/W-1R/W-0
表 6-132 DIG_BIND 字段说明
位字段类型复位说明
7-2RESERVEDR/W0000 00RESERVED
1DIG_BIND_BR/W0数字通道 B 输入选择：

0：数字通道 B 从 ADC 通道 A 接收数据
1：数字通道 B 从 ADC 通道 B 接收数据（默认值）
0DIG_BIND_AR/W0数字通道 A 输入选择：

0：数字通道 A 从 ADC 通道 A 接收数据（默认值）
1：数字通道 A 从 ADC 通道 B 接收数据

在使用单通道模式时，始终使用 DIG_BIND 的默认设置，否则器件无法正常工作。
在更改 DIG_BIND 之前，设置 JESD_EN = 0 和 CAL_EN = 0。
DIG_BIND 设置与 PD_ACH、PD_BCH 结合使用，以确定数字通道是否断电。当 ADC 通道绑定到的断电（通过 PD_ACH、PD_BCH）时，每个数字通道（和链路）断电。

6.6.1.89 Rational NCO 基准除数寄存器（地址 = 0x217 至 0x218）[复位 = 0x0000]

图 6-105 Rational NCO 基准除数寄存器 (NCO_RDIV)
15141312111098
NCO_RDIV[15:8]
R/W-0000 0000
76543210
NCO_RDIV[7:0]
R/W-0000 0000
表 6-133 NCO_RDIV 字段说明
位字段类型复位说明
15-0NCO_RDIVR/W0x0000h有时，32 位 NCO 频率字不提供所需的频率步长，只能近似得出所需的频率。这种情况会导致频率误差。使用该寄存器可消除频率误差。该寄存器用于所有配置预设；请参阅节 6.3.5.1.4 部分。

6.6.1.90 NCO 同步寄存器（地址 = 0x219）[复位 = 0x02]

图 6-106 NCO 同步寄存器 (NCO_SYNC)
76543210
RESERVEDNCO_SYNC_ILANCO_SYNC_NEXT
R/W-0000 00R/W-1R/W-0
表 6-134 NCO_SYNC 字段说明
位字段类型复位说明
7-2RESERVEDR/W0000 00RESERVED
1NCO_SYNC_ILAR/W0设置该位时，NCO 相位由开始 ILA 序列的 LMFC 边沿初始化（默认设置）。
0NCO_SYNC_NEXTR/W0在向该位写入 0 然后写入 1 之后，下一个 SYSREF 上升沿将初始化 NCO 相位。当 NCO 相位由 SYSREF 初始化时，除非再次向该位写入 0 和 1，否则 NCO 不会在未来的 SYSREF 边沿上重新初始化。

按照以下步骤在多个器件中对齐 NCO：
  • 确保器件已上电，设置了 JESD_EN，器件时钟正在运行。
  • 确保未禁用 SYSREF（未切换）。
  • 在所有器件上设定 NCO_SYNC_ILA = 0。
  • 在所有器件上写入 NCO_SYNC_NEXT = 0。
  • 在所有器件上写入 NCO_SYNC_NEXT = 1。NCO 同步已使能。
  • 指示 SYSREF 源生成 1 个或多个 SYSREF 脉冲。
  • 所有器件都使用第一个 SYSREF 上升沿初始化其 NCO。

6.6.1.91 NCO 频率（DDC A 或 DDC B 和预设 x）寄存器（地址 = 请参阅表 6-125）[复位 = 请参阅表 6-125]

图 6-107 NCO 频率（DDC A 或 DDC B 和预设 x）寄存器（FREQAx 或 FREQBx）
3130292827262524
FREQAx[31:24] 或 FREQBx[31:24]
R/W-0xC0
2322212019181716
FREQAx[23:16] 或 FREQBx[23:16]
R/W-0x00
15141312111098
FREQAx[15:8] 或 FREQBx[15:8]
R/W-0x00
76543210
FREQAx[7:0] 或 FREQBx[7:0]
R/W-0x00
表 6-135 FREQAx 或 FREQBx 字段说明
位字段类型复位说明
31-0FREQAx 或 FREQBxR/W请参阅 表 6-125在 JESD204B 接口运行后更改该寄存器将导致非确定性 NCO 相位。如果需要确定性相位，则必须在更改该寄存器后重新初始化 JESD204B 接口。该寄存器可以解释为有符号或无符号。当解释为有符号（二进制补码）时，NCO 频率介于 –fS / 2 到 fS / 2 之间。当被解释为无符号时，NCO 频率介于 0 和 fS 之间。

6.6.1.92 NCO 相位（DDC A 或 DDC B 和预设 x）寄存器（地址 = 请参阅表 6-125）[复位 = 请参阅表 6-125]

图 6-108 NCO 相位（DDC A 或 DDC B 和预设 x）寄存器（PHASEAx 或 PHASEBx）
15141312111098
PHASEAx[15:8] 或 PHASEBx[15:8]
R/W-0x00
76543210
PHASEAx[7:0] 或 PHASEBx[7:0]
R/W-0x00
表 6-136 PHASEAx 或 PHASEBx 字段说明
位字段类型复位说明
15-0PHASEAx 或 PHASEBxR/W请参阅 表 6-125该值 MSB 对齐到 32 位字段中，然后添加到相位累加器。该寄存器可以解释为有符号或无符号；请参阅节 6.3.5.1.5 部分

6.6.1.93 Spin 标识寄存器（地址 = 0x297）[复位 = 未定义]

图 6-109 Spin 标识寄存器 (SPIN_ID)
76543210
RESERVEDSPIN_ID
R-000R
表 6-137 SPIN_ID 字段说明
位字段类型复位说明
7-5RESERVEDR000RESERVED
4-0SPIN_IDR5引脚标识值。
5：ADC12DJ3200QML-SP