首頁 時鐘與計時 振盪器
首頁
時鐘與計時
振盪器

LMK62A2-266M

現行

266.66-MHz、LVDS ±50 ppm、高效能、低抖動、標準振盪器

立即訂購
產品規格表

現在提供此產品的更新版本

open-in-new 比較替代產品
功能相同，但引腳輸出與所比較的裝置不同
LMK6D 現行 低抖動、高效能、突破性體聲波 (BAW) 固定頻率 LVDS 振盪器 Small package, improved performance, fixed-frequency LVDS oscillator with BAW technology

LMK62A2-266M

現行
產品規格表 立即訂購

產品詳細資料

Output type LVDS Output frequency (MHz) 266.66 Stability (ppm) 50 Supply voltage (V) 3.3 Operating temperature range (°C) -40 to 85 Jitter (ps) 0.15
Output type LVDS Output frequency (MHz) 266.66 Stability (ppm) 50 Supply voltage (V) 3.3 Operating temperature range (°C) -40 to 85 Jitter (ps) 0.15
QFM (SIA) 6 35 mm² 7 x 5
  • Low noise, high performance
    • Jitter: 150 fs RMS typical Fout > 100 MHz
    • PSRR: –60 dBc, robust supply noise immunity
  • Supported output format:
    • LVPECL, LVDS and HCSL up to 400 MHz
  • Total frequency tolerance: ±50 ppm (LMK62X2) and ±25 ppm (LMK62X0)
  • 3.3-V operating voltage
  • Industrial temperature range: –40°C to +85°C
  • 5-mm × 3.2-mm 6-pin package that is pin-compatible with industry standard 5032 XO package
  • Low noise, high performance
    • Jitter: 150 fs RMS typical Fout > 100 MHz
    • PSRR: –60 dBc, robust supply noise immunity
  • Supported output format:
    • LVPECL, LVDS and HCSL up to 400 MHz
  • Total frequency tolerance: ±50 ppm (LMK62X2) and ±25 ppm (LMK62X0)
  • 3.3-V operating voltage
  • Industrial temperature range: –40°C to +85°C
  • 5-mm × 3.2-mm 6-pin package that is pin-compatible with industry standard 5032 XO package

The LMK62XX device is a low jitter oscillator that generates a commonly used reference clock. The device is pre-programmed in factory to support any reference clock frequency; supported output formats are LVPECL, LVDS and HCSL up to 400 MHz. Internal power conditioning provide excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The device operates from a single 3.3-V ±5% supply.

The LMK62XX device is a low jitter oscillator that generates a commonly used reference clock. The device is pre-programmed in factory to support any reference clock frequency; supported output formats are LVPECL, LVDS and HCSL up to 400 MHz. Internal power conditioning provide excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The device operates from a single 3.3-V ±5% supply.
filter 尋找其它 振盪器
下載 觀看有字幕稿的影片 影片

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 1
重要文件 類型 標題 格式選項 日期
* Data sheet LMK62XX High-Performance Low Jitter Oscillator datasheet (Rev. E) PDF | HTML 2023年 12月 6日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

設計工具

CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體

時鐘樹架構是一款時鐘樹合成工具，可根據您的系統需求產生時鐘樹解決方案，進而簡化您的設計流程。此工具可從廣泛的計時產品資料庫中汲取資料，產生系統級多晶片計時解決方案。
立即進行設計
設計工具

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

支援產品和硬體

支援產品和硬體
下載選項
模擬工具

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

PSpice® for TI 是有助於評估類比電路功能的設計和模擬環境。這款全功能設計和模擬套件使用 Cadence® 的類比分析引擎。PSpice for TI 包括業界最大的模型庫之一，涵蓋我們的類比和電源產品組合，以及特定類比行為模型，且使用無需支付費用。

PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前，建立完整的終端設備設計和解決方案原型，進而縮短上市時間並降低開發成本。 

在 PSpice for TI 設計與模擬工具中，您可以搜尋 TI (...)
要求
封裝 針腳 CAD 符號、佔位空間與 3D 模型
QFM (SIA) 6 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片