ZHDU116G January 2018 – June 2024 CC1312PSIP , CC1312R , CC1352P , CC1352R , CC2642R , CC2642R-Q1 , CC2652P , CC2652PSIP , CC2652R , CC2652RB , CC2652RSIP , CC2662R-Q1
发送逻辑对从 TX FIFO 读取的数据执行并行至串行转换。控制逻辑输出串行位流时,最先输出起始位,然后按照控制寄存器中编程的配置依次输出若干数据位(LSB 在前)、奇偶校验位和停止位。相关详细信息,请参阅图 3-3。
接收逻辑在检测到有效的起始脉冲后,对接收到的位流执行串行至并行转换。此外还会对溢出错误、奇偶校验错误、帧错误和线路中断错误进行检测,并将检测到的状态附加到被写入 RX FIFO 的数据中。
图 22-2 UART 字符帧