ZHDU116G January 2018 – June 2024 CC1312PSIP , CC1312R , CC1352P , CC1352R , CC2642R , CC2642R-Q1 , CC2652P , CC2652PSIP , CC2652R , CC2652RB , CC2652RSIP , CC2662R-Q1
UART 有两个 32 个条目的 FIFO,一个用于发送,一个用于接收。两个 FIFO 都通过 UART 数据寄存器 (UART:DR) 进行访问。UART:DR 寄存器的读取操作返回一个 12 位值,该值由 8 个数据位和 4 个错误标志组成,而写入操作将 8 位数据放置在 TX FIFO 中。
复位后,两个 FIFO 都被禁用,并充当 1 字节深的保持寄存器。可通过设置 UART:LCRH FEN 寄存器位来使能 FIFO。
可以通过 UART 标志寄存器 (UART:FR) 和 UART 接收状态寄存器 (UART:RSR) 监测 FIFO 状态。硬件监测空、满和超限情况。UART:FR 寄存器包含空和满标志(TXFE、TXFF、RXFE 和 RXFF 位),而 UART:RSR 寄存器通过 OE 位显示超限状态。如果禁用 FIFO,则根据 1 字节深保持寄存器的状态来设置空和满标志。
FIFO 生成中断的触发点通过 UART 中断 FIFO 电平选择寄存器 (UART:IFLS) 进行控制。两个 FIFO 可以分别配置为在不同电平触发中断。可用的配置包括 ⅛、¼、½、¾, 和 ⅞。例如,如果为接收 FIFO 选择了 ¼ 选项,则 UART 在接收了 4 个数据字节之后会生成接收中断。复位结束后,两个 FIFO 均配置为在 ½ 标记处触发中断。