ZHDU116G January 2018 – June 2024 CC1312PSIP , CC1312R , CC1352P , CC1352R , CC2642R , CC2642R-Q1 , CC2652P , CC2652PSIP , CC2652R , CC2652RB , CC2652RSIP , CC2662R-Q1
表 10-1 列出了 SRAM_MMR 寄存器的存储器映射寄存器。表 10-1中未列出的所有寄存器偏移地址都应视为保留的位置,并且不应修改寄存器内容。
| 偏移 | 首字母缩写词 | 寄存器名称 | 部分 |
|---|---|---|---|
| 0h | PER_CTL | 奇偶校验错误控制 | PER_CTL 寄存器(偏移 = 0h)[复位 = 00000000h] |
| 4h | PER_CHK | 奇偶校验错误检查 | PER_CHK 寄存器(偏移 = 4h)[复位 = 00000000h] |
| 8h | PER_DBG | 奇偶校验错误调试 | PER_DBG 寄存器(偏移 = 8h)[复位 = 00000000h] |
| Ch | MEM_CTL | 存储器控制 | MEM_CTL 寄存器(偏移 = Ch)[复位 = 00000000h] |
复杂的位访问类型经过编码可适应小型表单元。表 10-2 展示了适用于此部分中访问类型的代码。
| 访问类型 | 代码 | 说明 |
|---|---|---|
| 读取类型 | ||
| R | R | 读取 |
| 写入类型 | ||
| W | W | 写入 |
| 复位或默认值 | ||
| -n | 复位后的值或默认值 | |
图 10-1 展示了 PER_CTL,表 10-3 中对此进行了介绍。
返回到汇总表。
奇偶校验错误控制
奇偶校验错误检查控制
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 |
| RESERVED | |||||||
| R-0h | |||||||
| 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| RESERVED | |||||||
| R-0h | |||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| RESERVED | PER_DISABLE | ||||||
| R-0h | R/W-0h | ||||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| RESERVED | PER_DEBUG_ENABLE | ||||||
| R/W-0h | R/W-0h | ||||||
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 31-9 | RESERVED | R | 0h | 保留 |
| 8 | PER_DISABLE | R/W | 0h | 奇偶校验状态禁用 0:奇偶校验错误将更新 PER_CHK.PER_ADDR 字段 1:奇偶校验错误不更新 PER_CHK.PER_ADDR 字段 |
| 7-1 | RESERVED | R/W | 0h | 软件不应依赖保留位的值。写入除复位值外的任何其他值都可能导致未定义的行为。 |
| 0 | PER_DEBUG_ENABLE | R/W | 0h | 奇偶校验错误调试启用 0:正常运行 1:可以向 PER_DBG.PER_DEBUG_ADDR 写入一个地址偏移,对该偏移范围内的读取操作将产生奇偶校验错误 |
图 10-2 展示了 PER_CHK,表 10-4 中对此进行了介绍。
返回到汇总表。
奇偶校验错误检查
奇偶校验错误检查结果
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| RESERVED | PER_ADDR | ||||||||||||||||||||||||||||||
| R-0h | R-0h | ||||||||||||||||||||||||||||||
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 31-24 | RESERVED | R | 0h | 保留 |
| 23-0 | PER_ADDR | R | 0h | 奇偶校验错误地址偏移 返回在 SRAM 读取期间导致奇偶校验错误的最后一个地址偏移。返回的地址偏移始终是包含奇偶校验错误位置的字对齐地址。对于非字对齐访问的奇偶校验故障,CPU_SCS:BFAR.ADDRESS 将保存导致奇偶校验错误的位置地址。 |
图 10-3 展示了 PER_DBG,表 10-5 中对此进行了介绍。
返回到汇总表。
奇偶校验错误调试
奇偶校验错误检查调试地址设置
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 | 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| RESERVED | PER_DEBUG_ADDR | ||||||||||||||||||||||||||||||
| R-0h | R/W-0h | ||||||||||||||||||||||||||||||
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 31-24 | RESERVED | R | 0h | 保留 |
| 23-0 | PER_DEBUG_ADDR | R/W | 0h | 调试奇偶校验错误地址偏移 当 PER_CTL.PER_DEBUG 为 1 时,该字段用于设置调试奇偶校验地址偏移。该地址偏移必须是一个字对齐地址。在该地址偏移范围内写入,会强制将不正确的奇偶校验位与写入的数据一起存储。随后在同一地址偏移范围内的读取操作将因此产生奇偶校验错误。 |
图 10-4 展示了 MEM_CTL,表 10-6 中对此进行了介绍。
返回到汇总表。
存储器控制
控制存储器初始化
| 31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 |
| RESERVED | |||||||
| R-0h | |||||||
| 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
| RESERVED | |||||||
| R-0h | |||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| RESERVED | |||||||
| R-0h | |||||||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| RESERVED | MEM_BUSY | MEM_CLR_EN | |||||
| R-0h | R-0h | R/W-0h | |||||
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 31-2 | RESERVED | R | 0h | 保留 |
| 1 | MEM_BUSY | R | 0h | 存储器忙碌状态 0:存储器接受传输 1:存储器控制器在初始化期间忙碌。未执行读写传输。 |
| 0 | MEM_CLR_EN | R/W | 0h | 存储器内容初始化启用 向 MEM_CLR_EN 写入 1 将启动存储器初始化。所有字节位置的内容都将初始化为 0x00。存储器初始化完成之前,MEM_BUSY 将为 1。 |